卷積神經網(wǎng)絡作為深度學習領域的核心算法,將特征提取與分類進行結合,與人工提取特征進行分類相比,具有更高的檢測精度。由于其網(wǎng)絡結構復雜,每層包含大量并行的乘加運算,需要硬件平臺具有強大的并行計算能力。FPGA作為一種可編程邏輯器件,具有高并行度和可編程性等優(yōu)勢,可針對不同的算法進行并行加速,成為實現(xiàn)卷積神經網(wǎng)絡的一種重要的選擇。本文基于Xilinx公司的ZYNQ芯片對卷積神經網(wǎng)絡進行硬件加速研究。對卷積神經網(wǎng)絡的結構特點進行分析,采用軟硬件協(xié)同設計的方式,充分發(fā)揮ARM和FPGA的優(yōu)點。ARM端完成Linux操作系統(tǒng)的移植以及軟硬件協(xié)同程序的設計;FPGA端實現(xiàn)卷積計算模塊、深度可分離卷積計算模塊、池化計算模塊、數(shù)據(jù)輸入和輸出模塊的設計。針對并行展開的方式易造成長廣播、多扇入扇出的數(shù)據(jù)通路問題,本文采用脈動陣列代替并行展開,將長距離的數(shù)據(jù)通路轉換為每個處理單元之間的短距離數(shù)據(jù)通路,并完成卷積計算模塊的設計工作。在數(shù)據(jù)傳輸?shù)膶崿F(xiàn)方式上,采取多通道數(shù)據(jù)傳輸加中間緩存的方式,減少數(shù)據(jù)在DDR存儲器和片上緩存之間傳輸?shù)臅r間,并完成對數(shù)據(jù)輸入和輸出模塊的設計。在硬件IP優(yōu)化上,采用乒乓流水化操作方...

【文章頁數(shù)】：76 頁

【學位級別】：碩士

【部分圖文】：

圖２．１?ＬｅＮｅｔ－５卷積神經網(wǎng)絡結構圖［ｓ］??Ｆｉｇ．?２．１?ＬｅＮｅｔ－５?Ｃｏｎｖｏｌｕｔｉｏｎａｌ?Ｎｅｕｒａｌ?Ｎｅｔｗｏｒｋ?ｓｔｒｕｃｔｕｒｅ?ｄｉａｇｒａｍ??

機器學習算法進行對圖像進行識別。雖然ＳＩＦＴ??對一定程度上的縮放、平移、旋轉等變化都具有不變性，但由于是人工進行特征提取，??所得到出的特征具有很大程度上的局限性。卷積神經網(wǎng)絡將特征提取與分類訓練兩個部??分進行組合，在網(wǎng)絡的訓練過程中就會自動的提取最有效的特征，避免了人工提取....

圖２．２卷積計算過程??Ｆｉｇ．?２．２?Ｃｏｎｖｏｌｕｔｉｏｎ?ｃａｌｃｕｌａｔｉｏｎ?ｐｒｏｃｅｓｓ??－９?－??

?６?５?１?３?８?〇?０?１????７?｜?４?３?｜?９?５?｜?１?〇?１?Ｉ?????３９＾?２９?５２??????４８?４２?４３??４?７?３?１?６??????．?令?４５?５３?４３??２?４１１！?—７」ｉ????（ｘ）－＊??５?７?０?３?２?Ｏｉｌ??４....

圖２．４最大池化與平均池化??Ｆｉｇ．?２．４?Ｍａｘ－ｐｏｏｌｉｎｇ?ａｎｄ?Ｍｅａｎ－ｐｏｏｌｉｎｇ??

況［２２］??Ｔａｂ．?２．１?ＭｏｂｉｌｅＮｅｔ?ｖｅｒｓｕｓ?ＧｏｏｇｌｅＮｅｔ／ＶＧＧ?１６??網(wǎng)絡名稱?ＴｍａｇｅＮｅｔ準確度（％）?乘法計算量（Ｍ）?參數(shù)量（Ｍ）??ＭｏｂｉｌｅＮｅｔ?７０．６?５６９?４．２??ＧｏｏｇｌｅＮｅｔ?６９．８?１５５０?６．８??ＶＧＧ....

圖３．１?ＺＹＮＱ芯片結構圖??Ｆｉｇ．?３．１?Ｔｌｉｅ?ｓｔｒｕｃｔｕｒｅ?ｄｉａｇｒａｍ?ｏｆ?ＺＹＮＱ?ｃｈｉｐ??ＺＹＮＱ芯片結構如圖３．１所示

?ｖ＇ｍ＆ｒｖｕｐｌＣｓｆｗ?Ｌ．，．？二??ｗｉｔｈ?ＤＭＡ?．．－２＾?－?｜??２ｘＧｉｇＥ?ｔ?ｔ?ｔ?ｔ?｜??ＬｒＴｖ＿．?ｔ?ｔ?ｉ?ｌ?——?＾??ＥＭ，〇?ＸＡＤＣ?Ｓ．ＡＸＬＧＰＯ／１?Ｍ．ＡＸＬＧＰＯ／１?ＰＣｌｅ??＾??，卞?ｕ??Ｍｕｌｔｉ－Ｓｔａｎｄ....

本文編號：3928926