隨著通信技術(shù)、深空探測技術(shù)的不斷發(fā)展,對頻率源的性能提出了越來越高的要求。尤其是現(xiàn)在全球正大力發(fā)展的5G通信,相比于上一代通信技術(shù),速率提高了100倍,時延下降了30⁵0倍,這就需要一個精度極高、相位噪聲極低、上升時間極短的頻率合成器為科學(xué)研究和高性能系統(tǒng)的測量提供頻率源。集成電路的飛速發(fā)展,促使了芯片功能和接口電平的多元化,對測量設(shè)備的接口也提出相應(yīng)的要求,為了滿足日益提高的測試要求,研究一種多接口電平輸出、低相噪、低雜散的頻率合成器勢在必行。論文針對多接口電平輸出的頻率合成器開展了研究和設(shè)計,介紹了PLL頻率合成技術(shù)、DDS頻率合成技術(shù)以及DDS+PLL三種頻率合成方法的原理和基本結(jié)構(gòu),并對各自的相噪和雜散性能進行了分析。提出了以小數(shù)鎖相環(huán)為基礎(chǔ)的多接口電平輸出的頻率合成器的的設(shè)計方案。針對方案中涉及的高頻率分辨率、小數(shù)分頻比引起的整數(shù)邊界雜散、時間調(diào)制和高分辨相位設(shè)置等關(guān)鍵技術(shù)開展了論證攻關(guān),得到有效的實現(xiàn)途徑。完成了多接口電平輸出的頻率合成器硬件電路和邏輯控制程序設(shè)計,硬件電路包括頻率合成模塊、輸出接口電平模塊和時序邏輯控制模塊,其中多接口電平輸出模塊包括... 

【文章來源】：中北大學(xué)山西省

【文章頁數(shù)】：79 頁

【學(xué)位級別】：碩士

【部分圖文】：

DDS去除雜散設(shè)計

圖1-3雙環(huán)鎖

中北大學(xué)學(xué)位論文5圖1-4CG635前面板Figure1-4ThefrontpanelofCG6351.3論文內(nèi)容和章節(jié)安排論文分析并設(shè)計了一種多接口輸出的頻率合成器，主要分為兩部分，一部分是頻率合成模塊，另一部分是電平輸出模塊。其中頻率合成模塊采用鎖相環(huán)的頻率合成方式，主要考慮了如何設(shè)計輸出寬范圍，高精度的頻率信號，以及如何避免整數(shù)邊界雜散的設(shè)計。電平輸出模塊主要設(shè)計了如何輸出多種電平模式以及相位設(shè)定和時間調(diào)制功能。第一章緒論。闡述了頻率合成器的研究背景和意義，并查閱相關(guān)文獻，分析了近幾年國內(nèi)一些院校關(guān)于頻率合成器的研究成果，并敘述了斯坦福實驗室和是德科技已經(jīng)問世的兩款產(chǎn)品的性能參數(shù)。第二章頻率合成原理。介紹了頻率合成器中常用的PLL、DDS和PLL+DDS三種頻率合成方式的原理、結(jié)構(gòu)、特點，詳細分析了每種頻率合成方法的相位噪聲和雜散，并提出了抑制雜散的一些方案。第三章設(shè)計方案及關(guān)鍵技術(shù)分析。提出了相應(yīng)的指標(biāo)設(shè)計要求，以及給出了整體的設(shè)計方案。主要研究了頻率分辨率、整數(shù)邊界雜散的控制、高精度時間調(diào)制技術(shù)以及高分辨率相位設(shè)定技術(shù)，設(shè)計了相應(yīng)的解決方案，并分析了其可行性。第四章硬件電路及程序設(shè)計。本章根據(jù)給出的技術(shù)指標(biāo)要求設(shè)計了鎖相環(huán)電路、整數(shù)分頻器電路及程序設(shè)計、各種電平模式的輸出設(shè)計、相位設(shè)定電路設(shè)計、時間調(diào)制電路設(shè)計，并給出了具體的電路以及程序撰寫思路。第五章系統(tǒng)測試與分析。介紹了如何搭建的測試平臺，并利用頻譜儀對輸出時鐘信號的頻率和相位噪聲特性進行了測量，利用觸發(fā)示波器對LVPECL、LVDS和RS-485

【參考文獻】：
期刊論文
[1]一種Ku波段小步進低相噪頻率源設(shè)計[J]. 陳旭輝,李進陽,李希密,陳坤.  艦船電子對抗. 2018(05)
[2]基于DDS+PLL混合頻率合成技術(shù)及噪聲分析[J]. 汪海燕.  通化師范學(xué)院學(xué)報. 2018(08)
[3]小型化寬帶微波頻率合成器設(shè)計[J]. 劉興,胡天濤.  電子科技. 2018(07)
[4]基于高頻延遲鎖相環(huán)的高性能電荷泵的設(shè)計與研究[J]. 于建華,李嘉.  中國集成電路. 2018(06)
[5]C波段寬帶高速跳頻頻率源的設(shè)計與實現(xiàn)[J]. 潘陽卉,程龍寶,楊振.  無線電工程. 2018(04)
[6]簡單任意波形發(fā)生器設(shè)計[J]. 王麗君,李萌.  山西電子技術(shù). 2016(04)
[7]點對點光纖數(shù)據(jù)傳輸系統(tǒng)的設(shè)計[J]. 王思宇,洪峰.  電子技術(shù)與軟件工程. 2016(14)
[8]基于FPGA的正交信號發(fā)生器設(shè)計[J]. 楊峰,文枰.  四川文理學(xué)院學(xué)報. 2015(05)
[9]一種變感式LC壓控振蕩器設(shè)計[J]. 周治良,鄭麗娜,王書義.  自動化技術(shù)與應(yīng)用. 2015(05)
[10]RF芯片測試技術(shù)研究[J]. 余琨.  中國集成電路. 2015(03)

博士論文
[1]基于時間拉伸的光學(xué)模數(shù)轉(zhuǎn)換系統(tǒng)關(guān)鍵技術(shù)研究[D]. 彭迪.電子科技大學(xué) 2017
[2]TD-LTE射頻拉遠系統(tǒng)中時鐘同步和峰均比抑制技術(shù)的研究[D]. 向坤.南開大學(xué) 2014

碩士論文
[1]CMOS高速可調(diào)頻鎖相環(huán)設(shè)計[D]. 蔣祥倩.黑龍江大學(xué) 2018
[2]ETC系統(tǒng)中專用短程通信技術(shù)基帶電路的設(shè)計與實現(xiàn)[D]. 李海洋.西安電子科技大學(xué) 2017
[3]10GHz SerDes擴頻鎖相環(huán)關(guān)鍵技術(shù)研究[D]. 張良.西安電子科技大學(xué) 2017
[4]基于DDS技術(shù)采用FPGA的信號發(fā)生器設(shè)計與實現(xiàn)[D]. 肖奕寒.湖南大學(xué) 2017
[5]鋁離子光頻標(biāo)中DDS信號源的研制[D]. 葛亞鵬.華中科技大學(xué) 2017
[6]應(yīng)用于多模無線通信系統(tǒng)的分數(shù)分頻器的研究與設(shè)計[D]. 孫越.東南大學(xué) 2017
[7]高速采樣中的低抖動時鐘源的研究與實現(xiàn)[D]. 魯凌菁.電子科技大學(xué) 2016
[8]基于DDS和PLL的低相噪頻率合成器的優(yōu)化設(shè)計[D]. 崔俊.華中科技大學(xué) 2015
[9]應(yīng)用于高速串行接口的高性能鎖相環(huán)設(shè)計與實現(xiàn)[D]. 邱玉松.湖南大學(xué) 2015
[10]小數(shù)分頻鎖相環(huán)設(shè)計及其雜散與噪聲的抑制補償[D]. 袁珩洲.國防科學(xué)技術(shù)大學(xué) 2014



本文編號：2897808