近年來,隨著大數(shù)據(jù)、云計算、人工智能等信息技術的快速發(fā)展,全球數(shù)據(jù)量呈井噴式增長,信息處理逐漸從以計算為中心向以數(shù)據(jù)為中心過渡,然而現(xiàn)有的計算架構正遭受著“馮·諾依曼瓶頸”的挑戰(zhàn),難以滿足大數(shù)據(jù)時代對信息處理的性能要求。想要從根本上解決“馮·諾依曼瓶頸”問題,就需要掙脫馮·諾依曼架構中存算分離體系的束縛,實現(xiàn)存算一體。在具有大規(guī)模并行、自適應、自學習能力且能耗極低的人腦中,信息的存儲與運算并沒有明確的界限。以人腦為靈感,構建存算一體的高效神經(jīng)形態(tài)計算系統(tǒng)引起越來越多的關注。因此,人們開始研究新型的納米器件,希望實現(xiàn)對人腦中突觸及神經(jīng)元的模擬。憶阻器,又稱阻變存儲器(RRAM),作為兩端器件,其阻值在電激勵下連續(xù)可調,又具有高速、低功耗的特性,被認為是理想的突觸模擬器件。此外,由憶阻交叉陣列實現(xiàn)的人工神經(jīng)網(wǎng)絡將有望在硬件上實現(xiàn)高效的神經(jīng)形態(tài)計算系統(tǒng)。然而,憶阻神經(jīng)網(wǎng)絡的研究在器件層面和集成層面都面臨著嚴峻挑戰(zhàn),本文主要從器件線性度問題和陣列的漏電流問題展開討論,從而為面向人工神經(jīng)網(wǎng)絡應用的憶阻器件的優(yōu)化及陣列集成的實現(xiàn)提供思路。主要的研究工作如下:(1)在神經(jīng)網(wǎng)絡識別應用中,器件的I-V線性度和電導變化線性度都會對識別精度造成極大影響,對電導變化線性度的改善已被廣泛研究。在這項工作中,本文研究了不同電極的TaOx基憶阻器的I-V線性度和電導變化線性度。為進一步探究線性度差異的根本原因,本文通過電導-溫度依賴特性的測試對其阻變機制進行分析,結果表明成分調控機制相較間隙調控機制具有更好的I-V線性度和電導變化線性度。最后,本文根據(jù)線性度數(shù)據(jù)進行了 MNIST手寫數(shù)字數(shù)據(jù)集上的神經(jīng)網(wǎng)絡仿真,從而進一步說明選擇合適的電極使其具有良好的I-V線性度和電導變化線性度將有利于提高神經(jīng)網(wǎng)絡的識別精度。(2)在交叉陣列中存在漏電流所引起的串擾問題,將會造成器件信息的誤讀,影響陣列功耗,限制陣列規(guī)模的擴大。為了解決漏電流問題,需要串聯(lián)一選通器件。在這項工作中,本文設計并制備出優(yōu)異性能的TaOx基選通器件,其具有低漏電流、自限流、CMOS兼容等優(yōu)點。為了驗證該選通器件對漏電流的抑制作用,本文將其與合適的憶阻器件進行集成,選通器件加入后極大地降低了憶阻器件的漏電流。通過對讀取窗口與陣列規(guī)模的計算,選通器件將能夠使陣列存儲容量得到極大提高。該工作實現(xiàn)了能夠穩(wěn)定操作的選通器件及其集成單元,在憶阻器交叉陣列的實現(xiàn)上具有一定意義。
【學位單位】：中國科學技術大學
【學位級別】：碩士
【學位年份】：2020
【中圖分類】：TP183;TN60
【部分圖文】：

＼?＼????ｇ?Ｐｅｒｆｏｒｍａｎｃｅ?Ｇａｐ??１?〇＜－?（Ｎｆ〇＾ｍ＇〇ｒ－ｏ〇ｏ〇ｔ－（Ｎｒｏ＾－ｉｒ＞〇ｐ＾ｃ〇￡＞ｏ??／?＼?ＯＯＯＯＣＯＣＯＯＯＣＯＣＯＣＯＣＯＯＯＯ＇ＯＯ＇Ｏ＇ＯＯ＇ａＯＯ＇ＯＱ??／?Ｓｔｏｒａｇｅ?（ＨＤＤ．?ＮＡＮＯ）?＼?（＞〇＊?ａ〇｛＞＜＞ａｏａｏ〇＇〇＊ｏ〇＇〇＇〇＇〇ａ＇〇￡＞ｏ??／?°?＊?＇?，?＼?ｒ－ｒ￣?ｒ—?ｒ—?ｒ￣ｒ—?？—?ｒ￣ｒ￣ｒ￣Ｔ￣ｒ—ｒ—?ｒ－?ｒ￣?？—?ｒ￣?ｒ－?ｒ－?ｒ－?ＯＮ??圖１．?１?（ａ）存儲器的層次結構（ｂ）處理器－內存性能差距ｍ??現(xiàn)在主流的存儲結構是金字塔結構［３］，如圖１．１?（ａ）所示。金字塔型存儲器??結構采用易失性與非易失性存儲器的層次結構來實現(xiàn)成本和性能之間的最佳均??衡。金字塔自上而下分別是ＣＰＵ內核（Ｃｏｒｅ），如寄存器和觸發(fā)器、高速緩沖存??儲器（Ｃａｃｈｅ?Ｍｅｍｏｒｙ），通常為靜態(tài)隨機存儲器（ＳＲＡＭ）、主存儲器（Ｍａｉｎ??Ｍｅｍｏｒｙ），通常為動態(tài)隨機存儲器（ＤＲＡＭ）以及用于數(shù)據(jù)存儲的硬盤驅動器??（ＨＤＤ）和ＮＡＮＤ閃存（ＮＡＮＤＦｌａｓｈ）。越靠近金字塔頂端的存儲器，越接近??處理器內核，訪問速度越快，存儲容量越小，成本也越高；越靠近底層，存儲器??容量越大，而速度越慢，但成本較低。然而，為了提高存儲性能，這種存儲層次??１??

?第１章???結構仍有三個關鍵問題亟待解決：（１）不同層次之間的速度差距（Ｓｐｅｅｄ?Ｇａｐ）；??（２）由于存儲密度增加而迅速增大的功耗（ＬａｒｇｅＰｏｗｅｒ）；?（３）內存瓶頸：處理??器和內存之間在容量和速度上呈指數(shù)性增長的差距（如圖Ｕ?（ｂ）所示）。??此外，由于馮？諾依曼結構中計算單元與存儲單元是分離的，如圖１．２?（ａ）??所示，數(shù)據(jù)在二者之間的持續(xù)通信將會造成額外的延遲與能耗，這會極大地影響??計算性能的進一步提升，通常稱為“馮？諾依曼瓶頸”�！榜T？諾依曼瓶頸”的存??在大大降低了計算機處理信息的效率。因此，為了提高計算的能力與效率以滿足??“大數(shù)據(jù)”時代的需求，最有效的方法就是打破將存儲與運算分離的馮？諾依曼??體系架構的限制，實現(xiàn)存算一體（如圖１．２?（ｂ）所示）。在存算一體架構中，內??存不僅僅用作存儲，也進行計算，數(shù)據(jù)不需要在計算單元與存儲單元之間來回穿??梭，從而從根本上解決“馮？諾依曼瓶頸”問題。??（ａ）?Ｐｒｏｃｅｓｓｉｎｇ?ｕｎｉｔ?Ｃｏｎｖｅｎｔｉｏｎａｌ?ｍｅｍｏｒｙ??ｊｎ＾?ｎ?ＴＴｉｔｔ?，?ｐａｔａｏ??Ｍ?〇ｎ，ｆ〇?Ｕｎ?ｌ?ｔ?０１０００１０１０１０１０１１０００１０１０１０??／?歲Ｗ民擇Ｖ－」??Ｒｅｓｕｌｔ?１（Ｄ＼??Ｃｏｍｐｕｔａｔｉｏｎ?ｉｎ??、、?ｐｒｏｃｅｓｓｏｒ??（ｂ）?Ｐｒｏｃｅｓｓｉｎｇ?ｕｎｔｔ?、、？？?Ｃｏｍｐｕｔａｔｉｏｎａｌ?ｍｅｍｏｒｙ??＃?Ｃｏｍｒｏｌｕｎｉ．—７１ｆ?ＣｃｍＰ？？＾ｉｎ?＼，ＢＨＳＳＳＨｋ??ｍ?置■?ｍｅｍｏｒｙ?．?ｐ：ｒ?－－Ｗ??Ｍｉ＿１＿丨＿酬＿咖曬ｕｍＪｊｌｔｍ?

?第１章???１．２人工神經(jīng)網(wǎng)絡概述??人類大腦提供了一種很有趣的計算模型，這個模型是由大量計算單元（神經(jīng)??元）與存儲單元（突觸）組成的高密度網(wǎng)絡，并且所有單元均以極低功耗（？２０??０）工作Ｗ。人腦大約有１０１１個神經(jīng)元和Ｉ０１５個突觸，單個神經(jīng)元可通過突觸為??其他神經(jīng)元提供約１００００個輸入／輸出［６］。神經(jīng)元由許多部分組成，其結構示意圖??如圖１．３?（ａ）所示。胞體是神經(jīng)元的主體，并通過軸突和樹突與其它神經(jīng)元相連??從而構成網(wǎng)絡。樹突負責接收來自其它神經(jīng)元的信息（輸入）而軸突及其末端負??責將信息傳送出去（輸出）。突觸是前一個神經(jīng)元的軸突末梢及后一個神經(jīng)元的??樹突之間的小間隙（２０－４０?ｎｍ）。突觸權重，即神經(jīng)元之間的連接強度會隨著大??腦對新信息的適應而增強或減弱，這一現(xiàn)象稱為“突觸可塑性”。由于突觸可塑??性將影響大腦學習與記憶的行為，模擬突觸的權值變化成為了神經(jīng)形態(tài)計算的核??心。??當神經(jīng)元興奮時，它會釋放一個信號（脈沖），該信號沿著軸突向下傳播，??并通過突觸進入下一個神經(jīng)元的樹突。信號能否傳遞至下一個神經(jīng)元取決于神經(jīng)??元之間連接的強度，即突觸權重。如果一個神經(jīng)元有足夠多的輸入信號，使其觸??發(fā)，信號將被順利傳遞并在神經(jīng)網(wǎng)絡中傳播。??人工神經(jīng)網(wǎng)絡（Ａｒｔｉｆｉｃｉａｌ?Ｎｅｕｒａｌ?Ｎｅｔｗｏｒｋ，ＡＮＮ）是以人腦神經(jīng)元網(wǎng)絡為參??考所建立的一種神經(jīng)形態(tài)計算模型。如圖１．３?（ｂ）所示是人工神經(jīng)網(wǎng)絡具體實現(xiàn)??的示意圖，為了實現(xiàn)可拓展的ＡＮＮ，通常采用突觸交叉陣列結構。每條輸入線??通過可編程電阻與輸出線相連，因此，每個輸入信號都將影響每條輸出線的輸出??信號，而中間的連接電阻
【相似文獻】

相關期刊論文 前10條

1 裴淳;;一種國產器件替代驗證項目的確定方法[J];環(huán)境技術;2020年01期

2 吳朱華;;虛擬器件——虛擬化技術的新利刃[J];程序員;2010年04期

3 ;“MEMS器件與技術”專輯出版預告暨征稿啟事[J];微納電子技術;2010年04期

4 ;“MEMS器件與技術”專輯出版預告[J];微納電子技術;2010年07期

5 ;“MEMS器件與技術”專輯出版預告[J];微納電子技術;2010年09期

6 孫再吉;;2012年RF GaN器件市場達2.14億美元[J];半導體信息;2009年02期

7 孫再吉;;印度MEMS器件的開發(fā)[J];半導體信息;2008年04期

8 孫再吉;;2010年GaAs器件市場超過42億美元[J];半導體信息;2007年05期

9 ;Altera推出新款MAX II CPLD器件系列[J];電信科學;2004年04期

10 張寶春;隔離器件在工業(yè)現(xiàn)場的應用[J];計算機測量與控制;2003年03期

相關博士學位論文 前10條

1 宋萌萌;智能器件的垂直可控運動及在能量轉換方面的研究[D];北京化工大學;2017年

2 楊傳森;氧化鉬基阻變器件類神經(jīng)突觸特性的研究[D];中國科學院大學(中國科學院物理研究所);2017年

3 趙建輝;用于視覺系統(tǒng)的憶阻器特性研究[D];河北大學;2020年

4 王秀如;多色OLED器件及設備研究[D];上海大學;2006年

5 章文通;超結功率器件等效襯底模型與非全耗盡工作模式研究[D];電子科技大學;2016年

6 魏琳琳;過渡族金屬氧化物基阻變器件電阻轉變特性及其機理研究[D];武漢理工大學;2013年

7 郭鵬;有機電雙穩(wěn)材料與器件的研究[D];復旦大學;2007年

8 殷喬楠;氧化鈦阻變器件開關特性對尺寸和環(huán)境濕度依賴性的研究[D];南京大學;2016年

9 彭其明;有機電致發(fā)光器件的磁致亮度變化及其在器件物理中的應用研究[D];吉林大學;2015年

10 馬曉華;90nm CMOS器件強場可靠性研究[D];西安電子科技大學;2006年

相關碩士學位論文 前10條

1 方伊琳;面向人工神經(jīng)網(wǎng)絡應用的憶阻器器件及集成技術研究[D];中國科學技術大學;2020年

2 賈旺旺;憶阻器件及其應用[D];電子科技大學;2016年

3 董華;基于憶阻器件的模數(shù)轉換器的設計[D];電子科技大學;2014年

4 包晗;FPGA器件的應用研究[D];大連海事大學;2006年

5 雷國偉;超二維有機材料的器件優(yōu)化及界面研究[D];華中科技大學;2015年

6 程祖華;場發(fā)射陰極OLED器件的結構及性能研究[D];鄭州大學;2014年

7 趙俊;器件的熱阻和溫度的分析[D];西安電子科技大學;2012年

8 曹蕾;碳化硅功率MOSFET器件短路特性研究[D];浙江大學;2020年

9 楊坤隆;有機半導體器件的磁效應研究[D];復旦大學;2014年

10 顧野;憶阻器件的特性與電路應用研究[D];電子科技大學;2015年

本文編號：2870821