ZigBee多信道網(wǎng)絡(luò)控制系統(tǒng)的調(diào)度方法研究
【學(xué)位單位】:西南大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位年份】:2020
【中圖分類】:TP273;TN92
【部分圖文】:
西南大學(xué)工程碩士學(xué)位論文50圖4-3ZigBee簇首節(jié)點(diǎn)主芯片電路Figure4-3ZigBeecluster-headnodemainchipcircuit7號(hào)引腳為芯片異步復(fù)位電路接口,將NRST引腳拉低電平,MCU處于復(fù)位狀態(tài),重設(shè)片內(nèi)所有內(nèi)部寄存器,及片上16KB的SRAM。當(dāng)NRST從低電平變高時(shí),PC指針從0開(kāi)始。23、35、47號(hào)引腳為數(shù)字供電的公共接地端電壓地信號(hào)。8、9號(hào)引腳為模擬電路部分輸入的電壓正端和地,微控制器使用VDDA電壓值作為AD(模數(shù))或者DA(數(shù)模)的參考電壓。為保證精準(zhǔn)度,須設(shè)計(jì)穩(wěn)壓電路,再接入VDDA主要為各模擬電路模塊等進(jìn)行供電。在本設(shè)計(jì)中,電路中同時(shí)存在數(shù)字電路和模擬電路,模擬供電與數(shù)字供電選擇同一電源,須使用150R@100Mhz參數(shù)的磁珠或者零值電阻隔離數(shù)字地和模擬地。5、6號(hào)引腳為外部高速石英晶振(HSE)的接口,STM32F072CBT6微控制器芯片采用8Mhz石英晶振,3、4號(hào)引腳為外部低速晶振的接口,采用32.768Khz外置晶振用于低速外設(shè)設(shè)備提供時(shí)鐘。芯片內(nèi)部時(shí)鐘在上電運(yùn)行過(guò)程中由于發(fā)熱等其他因素造成溫度影響較大,精準(zhǔn)度受其影響會(huì)降低,采用外部高速時(shí)鐘能有效解決精度不準(zhǔn)問(wèn)題。其中34、37號(hào)引腳為SWDIO和SWCLK的接口,是用于SWD串行調(diào)試所必須的時(shí)鐘線和數(shù)據(jù)線。以上引腳是保證芯片正常工作的最少外部資源,以下為最小系統(tǒng)中各部分模塊電路設(shè)計(jì)。
第4章現(xiàn)場(chǎng)測(cè)控節(jié)點(diǎn)組簇的簇首節(jié)點(diǎn)硬件設(shè)計(jì)51(1)時(shí)鐘系統(tǒng)時(shí)鐘系統(tǒng)是微控制器正常運(yùn)行的關(guān)鍵基礎(chǔ),芯片接入外部高速晶振(HSE),經(jīng)芯片內(nèi)部分頻倍頻完成轉(zhuǎn)換為芯片內(nèi)核和多個(gè)外設(shè)的正常使用提供周期性脈沖驅(qū)動(dòng),按照一定的時(shí)序,高速運(yùn)轉(zhuǎn)并有效進(jìn)行數(shù)據(jù)處理運(yùn)算。在MCU中時(shí)鐘系統(tǒng)就像人的心臟一樣,給系統(tǒng)一個(gè)脈搏一樣一個(gè)穩(wěn)定的工作時(shí)間基準(zhǔn),重要性不可言喻。STM32的時(shí)鐘從來(lái)源可分為內(nèi)部時(shí)鐘和外部時(shí)鐘,從運(yùn)行速度可分為低速時(shí)鐘和高速時(shí)鐘。其時(shí)鐘分類如表4-2所示。表4-2芯片時(shí)鐘分類Table4-2Chipclockclassification時(shí)鐘速度內(nèi)部時(shí)鐘外部時(shí)鐘高速時(shí)鐘HSIHSE低速時(shí)鐘LSILSE本文設(shè)計(jì)的令牌組簇的ZigBee簇首節(jié)點(diǎn)使用高速外部時(shí)鐘(HSE)作為微控制器的時(shí)鐘源。時(shí)鐘電路設(shè)計(jì)參考AN2867STM振蕩器設(shè)計(jì)指南,如圖4-4[56]所示。圖4-4晶振電路參考圖Figure4-4Crystaloscillatorreferencecircuitdiagram晶振有一個(gè)重要的參數(shù),即負(fù)載電容值。負(fù)載電容值由外置電容CL1和CL2以及雜散電容決定。晶振匹配的負(fù)載電容值計(jì)算形如式4-1:1212LLLSLLCCCCCC=++(4-1)其中,CL1和CL2是晶振旁邊的兩顆外接電容,CS是雜散電容值。
西南大學(xué)工程碩士學(xué)位論文52本文設(shè)計(jì)的HSE高速晶振時(shí)鐘電路如圖4-5所示。Y1的8M晶振1和2兩端兩條線分別與STM32F072CBT6的5號(hào)引腳OSC_IN和6號(hào)引腳OSC_OUT相連接,經(jīng)STM32F072CBT6內(nèi)部倍頻器和分頻器的共同作用,將SYSCLK主頻提升高至48Mhz。C9和C10為外置高速晶振能正常工作的起振電容,R6為晶振增益裕量等效電阻值(Gainmarginvalue)。圖4-5高速外部晶振工作電路Figure4-5HSEworkingcircuitY2的32.768K晶振1和2兩端兩條線分別與STM32F072CBT6的4號(hào)引腳和5號(hào)引腳。Y2為芯片提供的時(shí)鐘頻率,提供給RTC實(shí)時(shí)時(shí)鐘模塊。低速外部時(shí)鐘(LSE)電路設(shè)計(jì)如圖4-6所示。圖4-6低速外部晶振工作電路Figure4-6LSEworkingcircuit(2)復(fù)位電路組簇的簇首節(jié)點(diǎn)復(fù)位電路采用按鍵復(fù)位設(shè)計(jì),在上電運(yùn)行過(guò)程中,通過(guò)外部按鍵操作,完成節(jié)點(diǎn)從當(dāng)前程序運(yùn)行的狀態(tài)恢復(fù)到上電初始狀態(tài)。在程序下載以及代碼調(diào)試階段用于復(fù)位,長(zhǎng)時(shí)間正常運(yùn)行中不需要復(fù)位操作。
【相似文獻(xiàn)】
相關(guān)期刊論文 前10條
1 鐘景川;祁杰;李保申;陳奮曉;屠晨峰;張萌;;聯(lián)合信道網(wǎng)絡(luò)編碼研究綜述[J];電子器件;2014年02期
2 G.P.Basharin;李德曼;;七號(hào)信令信道網(wǎng)絡(luò)中的傳輸延遲分析[J];通信技術(shù);1988年01期
3 G.P.Basharin;李德■;;七號(hào)信令信道網(wǎng)絡(luò)中的傳輸延遲分析[J];通信技術(shù);1989年01期
4 路嫣茹;姚建國(guó);;采用LDPC碼的分布式聯(lián)合信源信道網(wǎng)絡(luò)編碼[J];電視技術(shù);2016年04期
5 李莉;;多信道網(wǎng)絡(luò)通信設(shè)計(jì)[J];電腦學(xué)習(xí);2009年05期
6 周權(quán);周小東;;基于簇首節(jié)點(diǎn)的可信傳感器網(wǎng)絡(luò)路由[J];傳感器與微系統(tǒng);2008年10期
7 覃德澤;;基于模擬退火的多射頻多信道網(wǎng)絡(luò)的路由算法[J];中南林業(yè)科技大學(xué)學(xué)報(bào);2011年02期
8 劉琳;黃艷;于海斌;;無(wú)線傳感器網(wǎng)絡(luò)中高能力簇首節(jié)點(diǎn)部署問(wèn)題[J];傳感技術(shù)學(xué)報(bào);2010年07期
9 唐延枝;李莉;邵瑋璐;梁燕;彭張節(jié);;一種基于能量和密度的低功耗自適應(yīng)集簇分層協(xié)議的優(yōu)化[J];上海師范大學(xué)學(xué)報(bào)(自然科學(xué)版);2019年01期
10 于盼龍;周安德;李庭芳;;一種市域車輛平臺(tái)網(wǎng)絡(luò)控制系統(tǒng)[J];科技創(chuàng)新導(dǎo)報(bào);2019年10期
相關(guān)碩士學(xué)位論文 前6條
1 郭良振;ZigBee多信道網(wǎng)絡(luò)控制系統(tǒng)的調(diào)度方法研究[D];西南大學(xué);2020年
2 姜鵬;APT攻擊下的C&C加密信道網(wǎng)絡(luò)行為分析與檢測(cè)[D];上海師范大學(xué);2018年
3 路嫣茹;分布式聯(lián)合信源信道網(wǎng)絡(luò)編碼[D];南京郵電大學(xué);2016年
4 白旭;無(wú)線傳感器網(wǎng)絡(luò)能耗均衡路由算法研究及應(yīng)用[D];哈爾濱理工大學(xué);2018年
5 陳相睿;基于分簇路由的無(wú)線傳感器網(wǎng)絡(luò)節(jié)能算法研究[D];昆明理工大學(xué);2018年
6 王麗萍;無(wú)確認(rèn)機(jī)制下非線性網(wǎng)絡(luò)控制系統(tǒng)的事件觸發(fā)器設(shè)計(jì)[D];鄭州大學(xué);2019年
本文編號(hào):2865626
本文鏈接:http://sikaile.net/shoufeilunwen/xixikjs/2865626.html