本文關(guān)鍵詞：可重構(gòu)分組密碼協(xié)處理器二維指令系統(tǒng)研究與設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

【摘要】：可重構(gòu)分組密碼協(xié)處理器面臨著小型化、微型化智能移動(dòng)終端對(duì)功耗的挑戰(zhàn),也同時(shí)面臨著云端服務(wù)器、大數(shù)據(jù)處理對(duì)性能的挑戰(zhàn)。提高密碼處理能效成為可重構(gòu)分組密碼協(xié)處理器亟待解決的關(guān)鍵問題。本文研究并設(shè)計(jì)了具有高能效的分組密碼協(xié)處理器指令系統(tǒng),能夠靈活實(shí)現(xiàn)多種分組密碼算法。論文在分組密碼算法特征分析、處理器指令集體系結(jié)構(gòu)分析及現(xiàn)有可重構(gòu)分組密碼協(xié)處理器的功耗分析基礎(chǔ)上,以可重構(gòu)分組密碼協(xié)處理器的能效定義為出發(fā)點(diǎn),建立可重構(gòu)分組密碼協(xié)處理器能效模型。依據(jù)能效模型分析,提出了可重構(gòu)分組密碼協(xié)處理器二維指令集體系結(jié)構(gòu)。論文在分析分組密碼算法三大處理特征的基礎(chǔ)上,特別地針對(duì)迭代處理特征和數(shù)據(jù)流處理特征為二維指令系統(tǒng)設(shè)計(jì)了輪式流水執(zhí)行結(jié)構(gòu);針對(duì)相鄰操作互異性特征為二維指令系統(tǒng)設(shè)計(jì)了堆疊式并行處理結(jié)構(gòu)。論文在分析現(xiàn)有可重構(gòu)分組密碼協(xié)處理器指令系統(tǒng)的基礎(chǔ)上,提出了一種面向分組密碼算法的支持指令重構(gòu)的二維指令系統(tǒng)。設(shè)計(jì)了二維指令系統(tǒng)指令束結(jié)構(gòu)、運(yùn)算類微指令集、控制類微指令集。采用構(gòu)建平衡二叉樹的方法,對(duì)運(yùn)算類微指令集、控制類微指令集進(jìn)行編碼,縮短了指令位寬,降低了指令RAM的面積。確定了指令RAM和數(shù)據(jù)存儲(chǔ)RAM的容量,設(shè)計(jì)了二維指令系統(tǒng)的尋址方式和二維指令的寄存器虛擬描述方法。在可重構(gòu)分組密碼協(xié)處理器的指令編程原則的基礎(chǔ)上,以AES算法為例進(jìn)行了編程說明。搭建了一體化驗(yàn)證平臺(tái),通過指令驗(yàn)證和系統(tǒng)驗(yàn)證證明了可重構(gòu)密碼協(xié)處理器的正確性。在處理器面積、性能與能效上與基于VLIW架構(gòu)的可重構(gòu)分組密碼協(xié)處理器進(jìn)行了比較。比較結(jié)果顯示:1)在同一工藝下處理器面積減少了約6273928μm2;2)對(duì)于常見的分組密碼算法,性能平均提高了1.17~3.89倍;3)對(duì)于常見的分組密碼算法,能效平均提高了1.7~5.66倍。與其他處理在性能方面進(jìn)行比較,比較結(jié)果顯示:對(duì)于DES、AES、IDEA三種常見密碼算法,多任務(wù)并行情況下協(xié)處理器的密碼處理性能是其他單核密碼處理器的1.1~8.92倍,是其他多核密碼處理器的0.48~1.6倍。
【關(guān)鍵詞】：分組密碼 可重構(gòu) 能效 指令集體系結(jié)構(gòu) 指令束結(jié)構(gòu)
【學(xué)位授予單位】：解放軍信息工程大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN918.2
【目錄】：

• 摘要4-5
• Abstract5-12
• 第一章 緒論12-18
• 1.1 研究背景12-14
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀14-15
• 1.2.1 可重構(gòu)密碼協(xié)處理器發(fā)展現(xiàn)狀14
• 1.2.2 處理器體系架構(gòu)發(fā)展現(xiàn)狀14-15
• 1.2.3 主要研究基礎(chǔ)15
• 1.3 研究?jī)?nèi)容與創(chuàng)新點(diǎn)15-16
• 1.3.1 研究?jī)?nèi)容15-16
• 1.3.2 主要?jiǎng)?chuàng)新點(diǎn)16
• 1.4 論文結(jié)構(gòu)安排16-18
• 第二章 分組密碼特征及處理器指令集體系結(jié)構(gòu)分析18-34
• 2.1 分組密碼算法特征18-24
• 2.1.1 分組密碼結(jié)構(gòu)特征分析18-21
• 2.1.2 分組密碼基本運(yùn)算特征分析21-22
• 2.1.3 分組密碼處理特征總結(jié)22-24
• 2.2 處理器指令指令集體系結(jié)構(gòu)分析24-27
• 2.2.1 超長(zhǎng)指令字處理器指令集體系結(jié)構(gòu)25-26
• 2.2.2 鏈?zhǔn)教幚砥髦噶罴w系結(jié)構(gòu)26-27
• 2.2.3 傳輸觸發(fā)架構(gòu)處理器指令集體系結(jié)構(gòu)27
• 2.3 可重構(gòu)分組密碼協(xié)處理器功耗特征分析27-31
• 2.3.1 可重構(gòu)分組密碼協(xié)處理器面積分析28-29
• 2.3.2 可重構(gòu)分組密碼協(xié)處理器指令級(jí)功耗分析29-31
• 2.4 面向分組密碼算法的高能效二維指令系統(tǒng)研究思路31-32
• 2.5 本章小結(jié)32-34
• 第三章 可重構(gòu)分組密碼協(xié)處理器指令集體系結(jié)構(gòu)研究34-50
• 3.1 可重構(gòu)分組密碼協(xié)處理器指令集體系結(jié)構(gòu)建模34-42
• 3.1.1 可重構(gòu)分組密碼協(xié)處理器二維指令系統(tǒng)的概念34-37
• 3.1.2 可重構(gòu)分組密碼協(xié)處理器二維指令集體系結(jié)構(gòu)能效模型37-38
• 3.1.3 可重構(gòu)分組密碼協(xié)處理器二維指令集體系結(jié)構(gòu)能效模型分析38-42
• 3.2 可重構(gòu)分組密碼協(xié)處理器二維指令集體系結(jié)構(gòu)42-46
• 3.2.1 可重構(gòu)分組密碼協(xié)處理器體系架構(gòu)42-44
• 3.2.2 二維指令系統(tǒng)的輪式流水執(zhí)行結(jié)構(gòu)44-45
• 3.2.3 二維指令系統(tǒng)的堆疊式并行處理結(jié)構(gòu)45-46
• 3.3 數(shù)據(jù)級(jí)聯(lián)交互網(wǎng)絡(luò)研究與設(shè)計(jì)46-49
• 3.3.1 數(shù)據(jù)級(jí)聯(lián)交互網(wǎng)絡(luò)硬件架構(gòu)47-48
• 3.3.2 數(shù)據(jù)鏈接網(wǎng)絡(luò)48-49
• 3.3.3 取數(shù)網(wǎng)絡(luò)及選擇網(wǎng)絡(luò)設(shè)計(jì)49
• 3.4 本章小結(jié)49-50
• 第四章 二維指令系統(tǒng)結(jié)構(gòu)及指令集研究與設(shè)計(jì)50-70
• 4.1 基于VLIW架構(gòu)協(xié)處理器的指令系統(tǒng)分析50-51
• 4.2 二維指令系統(tǒng)的指令分類51-57
• 4.2.1 二維指令系統(tǒng)指令束51-55
• 4.2.2 微指令集設(shè)計(jì)55-57
• 4.3 二維指令系統(tǒng)編碼技術(shù)研究與設(shè)計(jì)57-65
• 4.3.1 指令模板編碼設(shè)計(jì)57-58
• 4.3.2 操作碼及操作模式的統(tǒng)一編碼技術(shù)58-59
• 4.3.3 運(yùn)算微指令集59-65
• 4.4 二維指令系統(tǒng)的尋址方式研究65-69
• 4.4.1 指令存儲(chǔ)器的尋址方式65-66
• 4.4.2 數(shù)據(jù)存儲(chǔ)器的尋址方式設(shè)計(jì)66-67
• 4.4.3 二維指令系統(tǒng)的寄存器虛擬描述方法67-69
• 4.5 本章小結(jié)69-70
• 第五章 指令編程、驗(yàn)證及性能評(píng)估70-80
• 5.1 指令編程及算法實(shí)現(xiàn)70-71
• 5.2 系統(tǒng)驗(yàn)證71-75
• 5.2.1 驗(yàn)證平臺(tái)72-73
• 5.2.2 驗(yàn)證結(jié)果73-75
• 5.3 性能評(píng)估75-79
• 5.3.1 ASIC實(shí)現(xiàn)結(jié)果75-76
• 5.3.2 協(xié)處理器性能評(píng)估76-77
• 5.3.3 協(xié)處理器能效比較77-79
• 5.4 本章小結(jié)79-80
• 第六章 總結(jié)與展望80-82
• 6.1 總結(jié)80-81
• 6.2 展望81-82
• 致謝82-83
• 參考文獻(xiàn)83-86
• 作者簡(jiǎn)歷86-87
• 附錄A:控制微指令集87-94
• 附錄B:配置及長(zhǎng)控制指令集94-101
• 附錄C:基于二維指令系統(tǒng)的密碼算法實(shí)現(xiàn)101-103

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫 前6條

1 戴樂育;李偉;徐金甫;李軍偉;;面向任務(wù)級(jí)的多核密碼處理器數(shù)據(jù)分配機(jī)制[J];計(jì)算機(jī)工程與設(shè)計(jì);2015年01期

2 李軍偉;戴紫彬;南龍梅;戴樂育;李偉;;多引擎密碼SoC并行處理技術(shù)研究與設(shè)計(jì)[J];計(jì)算機(jī)工程與設(shè)計(jì);2014年07期

3 葉賓;;眾核構(gòu)造高性能密碼算法協(xié)處理器[J];通信技術(shù);2013年04期

4 孟濤;戴紫彬;;分組密碼處理器的可重構(gòu)分簇式架構(gòu)[J];電子與信息學(xué)報(bào);2009年02期

5 張聞?dòng)?張海納;;改進(jìn)的7輪AES-192的碰撞攻擊[J];山東大學(xué)學(xué)報(bào)(理學(xué)版);2007年04期

6 溫淑鴻;崔慧娟;唐昆;;有效利用片上分塊存儲(chǔ)器[J];清華大學(xué)學(xué)報(bào)(自然科學(xué)版);2006年01期

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫 前2條

1 嚴(yán)明;面向領(lǐng)域應(yīng)用的異構(gòu)多核SoC系統(tǒng)結(jié)構(gòu)設(shè)計(jì)與優(yōu)化[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

2 胡豫濮;分組密碼的設(shè)計(jì)與安全性分析[D];西安電子科技大學(xué);1999年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫 前3條

1 黃偉;面向云計(jì)算的性能與功耗可配置安全終端技術(shù)研究[D];復(fù)旦大學(xué);2011年

2 趙麗麗;基于TTA內(nèi)核的流處理器設(shè)計(jì)的研究[D];上海交通大學(xué);2010年

3 楊曉輝;面向分組密碼處理的可重構(gòu)設(shè)計(jì)技術(shù)研究[D];解放軍信息工程大學(xué);2007年

  本文關(guān)鍵詞：可重構(gòu)分組密碼協(xié)處理器二維指令系統(tǒng)研究與設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

，

本文編號(hào)：257193