發(fā)布時間：2017-12-25 23:04

  本文關(guān)鍵詞：基于FPGA的視頻縮放的設(shè)計與實現(xiàn)　出處：《江蘇大學(xué)》2017年碩士論文　論文類型：學(xué)位論文

  更多相關(guān)文章： FPGA 雙線性插值 并行處理 視頻制式轉(zhuǎn)換 視頻畫面放大

【摘要】：數(shù)字視頻具有數(shù)據(jù)量大、對響應(yīng)時間要求高等特點。對于數(shù)字視頻的處理是數(shù)字視頻領(lǐng)域的關(guān)鍵問題。如果視頻處理僅僅依靠軟件算法來實現(xiàn),那么對軟件和CPU的計算能力都有較高的要求。而用硬件方法來實現(xiàn),在速度和效果上都優(yōu)于前者,現(xiàn)場可編程門陣列(Field Programmable Gate Array,FPGA)根據(jù)其自身特點,很適合應(yīng)用于視頻圖像處理領(lǐng)域。本文所研究的內(nèi)容主要針對的是拍攝片場內(nèi)容制作過程中攝像機拍攝到的視頻信號的分辨率與顯示器的分辨率不一致的問題,同時,還可以解決拍攝視頻時將視頻畫面進(jìn)行放大監(jiān)看的問題。在拍攝片場,通常攝像機上搭載一臺小型監(jiān)視器,導(dǎo)演監(jiān)看時使用一臺大尺寸技監(jiān)級監(jiān)視器。由于攝像機的型號各異,拍攝到的視頻圖像分辨率有所不同。顯示器也同樣如此,由于型號不同,屏幕分辨率也有不同。因此通過以FPGA為設(shè)計平臺來完成視頻圖像的處理,以滿足視頻圖像處理的需求。本文在研究了傳統(tǒng)插值算法的基礎(chǔ)上,采用MATLAB對視頻圖像縮放算法進(jìn)行仿真。在權(quán)衡了芯片的硬件資源和幾種插值算法的實現(xiàn)效果后,選取了一種能夠用硬件描述語言來進(jìn)行算法實現(xiàn)的插值算法來對該系統(tǒng)進(jìn)行設(shè)計和實現(xiàn)。本系統(tǒng)可實現(xiàn)的兩種功能為視頻制式的轉(zhuǎn)換和視頻畫面的放大,設(shè)計時采用模塊化思想,將整個系統(tǒng)劃分為幾個模塊:色彩轉(zhuǎn)換模塊、裁剪和字符生成模塊、I2C配置模塊、DDR3幀緩存模塊、縮放模塊、視頻制式生成模塊和時鐘模塊。其中縮放模塊包含提取模塊和系數(shù)生成模塊。系統(tǒng)使用硬件描述語言Verilog HDL和專用的IP核對每個模塊進(jìn)行設(shè)計并實現(xiàn)其各自的功能,并通過Modelsim進(jìn)行功能仿真驗證其邏輯正確性,最后進(jìn)行布局布線、Chipscope在線邏輯分析、時序約束以及板級驗證。整個系統(tǒng)是以ISE Design Suite 14.4為開發(fā)環(huán)境,采用Xilinx公司生產(chǎn)的Spartan6系列FPGA芯片XC6SLX45T為設(shè)計平臺,該芯片具有容量大、成本低的特點。最終的測試結(jié)果是通過OSD菜單的調(diào)節(jié),可以實現(xiàn)幾種視頻制式之間的相互轉(zhuǎn)換以及任意視頻制式下視頻畫面兩種程度的放大功能,顯示效果穩(wěn)定、清晰,并通過48小時的高溫老化實驗的驗證,最終沒有出現(xiàn)異常情況,完全實現(xiàn)了對攝像機視頻監(jiān)視器的設(shè)計預(yù)期。
【學(xué)位授予單位】：江蘇大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2017
【分類號】：TP391.41

【參考文獻(xiàn)】

相關(guān)期刊論文 前9條

1 寧蘭芳;黃章進(jìn);郭利財;;基于軸對齊變形的視頻縮放技術(shù)的研究[J];計算機應(yīng)用與軟件;2014年08期

2 陳浩利;鄭學(xué)仁;;基于FPGA的四通道視頻縮放引擎的研究及設(shè)計[J];電子技術(shù)應(yīng)用;2011年08期

3 覃永新;章帆;蘇珊;;視頻畫面分割器的FPGA實現(xiàn)[J];廣西工學(xué)院學(xué)報(自然科學(xué)版);2010年02期

4 孫紅進(jìn);;FPGA實現(xiàn)的視頻圖像縮放顯示[J];液晶與顯示;2010年01期

5 大懶;;顯示器接口發(fā)展史[J];大眾硬件;2008年03期

6 孟李林;;FPGA和ASIC設(shè)計特點及應(yīng)用探討[J];半導(dǎo)體技術(shù);2006年07期

7 東隅;展現(xiàn)“視”界的窗口 ——了解顯示器(中)[J];大眾硬件;2004年10期

8 劉德良 ,姚春蓮 ,李煒 ,葛寶珊 ,刁修民;多分辨率圖像實時采集系統(tǒng)的FPGA邏輯設(shè)計[J];電子技術(shù)應(yīng)用;2003年03期

9 李濤,俞斯樂;序列圖象編碼系統(tǒng)中基于小波變換的運動估計與運動補償方法[J];中國圖象圖形學(xué)報;1998年03期

相關(guān)碩士學(xué)位論文 前6條

1 蘇延平;視頻圖像縮放的FPGA設(shè)計與實現(xiàn)[D];西安電子科技大學(xué);2014年

2 黃云翔;DDR3 SDRAM控制器的設(shè)計和驗證[D];華南理工大學(xué);2012年

3 夏海宏;圖像縮放及其GPU實現(xiàn)[D];浙江大學(xué);2010年

4 祝長鋒;基于FPGA的實時圖像檢測技術(shù)的研究[D];江蘇大學(xué);2008年

5 林媛;圖像縮放算法研究及其FPGA實現(xiàn)[D];廈門大學(xué);2006年

6 王磊;基于FPGA的嵌入式系統(tǒng)設(shè)計[D];哈爾濱工程大學(xué);2006年

，

本文編號：1334796