本文關(guān)鍵詞：深亞微米靜電防護器件原理與性能研究，由筆耕文化傳播整理發(fā)布。

【摘要】：在電子工業(yè)中,靜電是影響集成電路(Integrated Circuit,IC)可靠性的關(guān)鍵因素。靜電的積累和放電是集成電路制造、封裝、運輸、裝配和使用各個環(huán)節(jié)中不可避免的現(xiàn)象。在手持設(shè)備、室外應(yīng)用、地外空間等惡劣環(huán)境下,靜電的破壞性尤其嚴(yán)重。據(jù)統(tǒng)計,靜電放電(Electro-Static Discharge,ESD)造成的芯片失效占到集成電路產(chǎn)品失效總數(shù)的38%。因此,芯片級靜電防護器件結(jié)構(gòu)設(shè)計與優(yōu)化顯得格外重要,已經(jīng)成為了IC可靠性領(lǐng)域的研究熱點。高壓功率集成電路是半導(dǎo)體產(chǎn)業(yè)的一個重要分支,在汽車電子、電源管理、高壓驅(qū)動、航天航空、武器裝備等領(lǐng)域有著廣泛的應(yīng)用。但功率IC往往因為大電壓、大電流、強電磁干擾、頻繁拔插、室外高低溫等特殊工作環(huán)境,普遍要求ESD設(shè)計具有更高的靜電防護性能,性能考量指標(biāo)包括面積、響應(yīng)速度、抗閂鎖能力、電流泄放能力、熱可靠性等。本文基于高壓0.5μm CDMOS工藝,研究傳統(tǒng)高壓橫向雙擴散金屬氧化物半導(dǎo)體(Lateral Double-diffused Metal-Oxide Semiconductor,LDMOS)器件、新興可控硅(Silicon Controlled Rectifier,SCR)器件以及兩種混合結(jié)構(gòu)器件的原理,并進行性能優(yōu)化,以期在保證ESD設(shè)計窗口的前提下,獲得更高的靜電魯棒性,具體開展了如下工作:(1)單叉指、多叉指18V LDMOS器件ESD電流非均勻泄放的仿真與測試分析。經(jīng)仿真分析可知,單指器件電流分布不均勻的原因是寄生三極管的部分導(dǎo)通;多指器件電流分布不均勻的原因是各寄生三極管基極被深N阱隔離、僅先觸發(fā)的叉指工作。器件的TLP(Transmission Line Pulse)測試結(jié)果與仿真分析吻合,指長分別為50μm和90μm的單指器件ESD電流泄放能力分別為21mA/μm和15mA/μm;指長為50μm的單指、雙指、四指和八指器件的ESD失效電流分別為1.037A、1.055A、1.937A和1.710A,不與指數(shù)成比例增大。(2)LDMOS靜電器件的結(jié)構(gòu)設(shè)計與版圖優(yōu)化。為了改善LDMOS器件因電流泄放不均勻而造成的器件失效過早、魯棒性差的缺點,提出了自觸發(fā)LDMOS、源襯交替LDMOS兩種結(jié)構(gòu)。同時,討論了多邊形LDMOS的泄放效率,方形結(jié)構(gòu)泄放效率比傳統(tǒng)四叉指器件高30%。這些結(jié)構(gòu)在不需求增加外部觸發(fā)電路、增加芯片面積的前提下,極大地提高了器件的魯棒性和單位面積泄放能力。八叉指400μm傳統(tǒng)器件的單位面積泄放效率為0.29mA/μm2,自觸發(fā)器件為0.66mA/μm2,襯源交錯型器件為0.7mA/μm2,方形四單元LDMOS器件則高達1.35mA/μm2。(3)LDMOS與SCR混合結(jié)構(gòu)的靜電性能分析與優(yōu)化。考察了ESCR-nLDMOS(SCR Embeded LDMOS)器件的特性,包括:工作機制、ESD電流分布、雪崩擊穿位置、局部熱效應(yīng)、抗閂鎖能力、響應(yīng)時間和導(dǎo)通時間,以及ESD魯棒性對溝道長度依賴關(guān)系。給出了四種ESCR-nLDMOS器件結(jié)構(gòu),其中源極隔離器件與傳統(tǒng)N型LDMOS相比,It2從1.146A提高到了3.169A,其ESD電流泄放能力從0.46mA/μm2提升到了1.19mA/μm2。提出PSCR-nLDMOS(SCR Parralleled LDMOS)器件結(jié)構(gòu),具有條狀陽極SCR叉指的PSCR-nLDMOS,單位面積電流處理能力為1.42mA/μm2,段狀SCR叉指的器件為1.14mA/μm2,均高于傳統(tǒng)柵極接地5V NMOS的1.04mA/μm2。其中,具有段狀陽極SCR叉指的PSCR-nLDMOS提供了一種把維持電壓Vh從2.9V提高到5.7V的可選方案,適用于5V電源軌線的靜電防護。(4)探索新型單向、雙向SCR器件結(jié)構(gòu)。為提高單向SCR維持電壓,提出環(huán)形陽極SCR(Ring-shaped anode SCR,RASCR)和環(huán)形陰極SCR(Ring-shaped cathode SCR,RCSCR)兩種新結(jié)構(gòu)。RASCR和RCSCR通過環(huán)形P+或N+擴散區(qū)的插入,引入新的ESD電流泄放路徑來提高維持電壓。特別地,RCSCR的維持電壓高于工作電壓24V,同時,其維持電流高達800mA以上,可有效地防止閂鎖風(fēng)險。并且RCSCR的品質(zhì)因子FOM從簡單SCR的0.20提高到了0.72,其單位面積泄電能力為1.34mA/μm2。針對雙向SCR靜電防護器件,提出基于LDPMOS和LDNMOS的兩種不違反工藝設(shè)計規(guī)則的結(jié)構(gòu)。LDPMOS_DDSCR相對于LDNMOS_DDSCR而言,具有觸發(fā)電壓低(33V)、失效電流高(87mA/μm)的優(yōu)點。通過調(diào)節(jié)LDPMOS_DDSCR的關(guān)鍵尺寸D1為14.5μm,可使維持電壓提高到16.14V,高于信號電平12V的1.1倍,滿足某數(shù)據(jù)接口芯片總線端口的片上靜電防護ESD設(shè)計窗口的要求。
【關(guān)鍵詞】：靜電防護器件 魯棒性 可控硅結(jié)構(gòu) 高壓場效應(yīng)晶體管
【學(xué)位授予單位】：湘潭大學(xué)
【學(xué)位級別】：博士
【學(xué)位授予年份】：2015
【分類號】：TN405;O441.1
【目錄】：

• 摘要4-6
• Abstract6-12
• 第1章 緒論12-21
• 1.1 引言12-13
• 1.2 ESD設(shè)計窗13-14
• 1.3 ESD器件測試方法14-15
• 1.4 LDMOS靜電釋放器件研究現(xiàn)狀15-16
• 1.5 SCR靜電釋放器件研究現(xiàn)狀16-19
• 1.6 論文主要研究工作19-21
• 第2章 深亞微米工藝LDMOS器件的靜電魯棒性21-29
• 2.1 LDMOS器件簡介21-22
• 2.2 單指器件電流分布的非均勻性分析22-25
• 2.2.1 單指 18V nLDMOS的二維器件仿真22-24
• 2.2.2 單指 18V nLDMOS的魯棒性測試24-25
• 2.3 多指器件電流分布的非均勻性分析25-28
• 2.3.1 多指 18V nLDMOS的二維器件仿真25-27
• 2.3.2 多指 18V nLDMOS的魯棒性測試27-28
• 2.4 小結(jié)28-29
• 第3章 深亞微米LDMOS器件的結(jié)構(gòu)優(yōu)化29-52
• 3.1 提高多叉指MOSFET器件魯棒性的現(xiàn)有辦法29-33
• 3.1.1 布局技巧29-30
• 3.1.2 柵極耦合技術(shù)30-31
• 3.1.3 襯底觸發(fā)技術(shù)31
• 3.1.4 多米諾型觸發(fā)技術(shù)31-32
• 3.1.5 襯底自觸發(fā)技術(shù)32-33
• 3.2 多叉指nLDMOS器件自觸發(fā)技術(shù)33-41
• 3.2.1 襯底自觸發(fā)器件結(jié)構(gòu)33-35
• 3.2.2 器件仿真與機理分析35-38
• 3.2.3 自觸發(fā)nLDMOS的測試與討論38-41
• 3.2.4 高壓多叉指LDMOS器件自觸發(fā)技術(shù)小結(jié)41
• 3.3 多叉指源襯交錯型nLDMOS器件41-48
• 3.3.1 源襯交錯型器件結(jié)構(gòu)41-43
• 3.3.2 BSDOT器件的三維仿真與機理分析43-45
• 3.3.3 BSDOT器件的測試與討論45-48
• 3.3.4 源襯交錯型高魯棒性LDMOS器件小結(jié)48
• 3.4 多邊形LDMOS器件的魯棒性48-51
• 3.4.1 器件版圖設(shè)計和測試結(jié)果48-50
• 3.4.2 分析與討論50-51
• 3.4.3 多邊形LDMOS器件小結(jié)51
• 3.5 小結(jié)51-52
• 第4章 深亞微米LDMOS和SCR混合結(jié)構(gòu)ESD器件研究52-70
• 4.1 內(nèi)嵌SCR的LDMOS器件52-57
• 4.1.1 四種嵌SCR的LDNMOS器件結(jié)構(gòu)52-54
• 4.1.2 測試對比與ESD特性分析54-57
• 4.1.3 四種內(nèi)嵌SCR的LDMOS器件小結(jié)57
• 4.2 ESCR-LDNMOS器件的ESD特性57-65
• 4.2.1 工作機理57-59
• 4.2.2 雪崩擊穿59-60
• 4.2.3 熱分布60-61
• 4.2.4 瞬態(tài)閂鎖免疫能力61-62
• 4.2.5 響應(yīng)時間和導(dǎo)通時間62-64
• 4.2.6 溝道長度和ESD魯棒性的關(guān)聯(lián)64-65
• 4.2.7 ESCR-LDNMOS靜電特性小結(jié)65
• 4.3 PSCR-nLDMOS型高魯棒性ESD器件65-69
• 4.3.1 PSCR-nLDMOS器件結(jié)構(gòu)65-66
• 4.3.2 PSCR-nLDMOS器件工作機制66-67
• 4.3.3 PSCR-nLDMOS器件的制備與測試67-69
• 4.3.4 PSCR-nLDMOS器件小結(jié)69
• 4.4 小結(jié)69-70
• 第5章 深亞微米高壓SCR靜電器件優(yōu)化70-88
• 5.1 環(huán)形陰極/陽極單向可控硅靜電防護器件70-76
• 5.1.1 RASCR和RCSCR器件結(jié)構(gòu)與等效電路分析70-72
• 5.1.2 環(huán)形陰陽極SCR維持電壓抬高機理72
• 5.1.3 TCAD仿真分析72-74
• 5.1.4 TLP測試結(jié)果與討論74-76
• 5.1.5 環(huán)陰陽極可控硅器件小結(jié)76
• 5.2 基于LDPMOS和LDNMOS的雙向可控硅靜電防護器件76-86
• 5.2.1 DDSCR器件的工作原理76-78
• 5.2.2 DDSCR器件的TCAD仿真78-83
• 5.2.3 器件制備與測試結(jié)果83-86
• 5.2.4 基于LDMOS的雙向SCR靜電器件小結(jié)86
• 5.3 小結(jié)86-88
• 第6章 總結(jié)88-90
• 參考文獻90-96
• 致謝96-97
• 個人簡歷、在學(xué)期間發(fā)表的學(xué)術(shù)論文與研究成果97-99

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前1條

1 孫偉鋒;錢欽松;王雯;易揚波;;Thermal characteristics investigation of high voltage grounded gate-LDMOS under ESD stress conditions[J];半導(dǎo)體學(xué)報;2009年10期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 唐晨;功率集成電路中的閂鎖效應(yīng)研究[D];東南大學(xué);2006年

  本文關(guān)鍵詞：深亞微米靜電防護器件原理與性能研究，，由筆耕文化傳播整理發(fā)布。

本文編號：276037