發(fā)布時(shí)間：2024-03-17 07:21

　　分布式偏振耦合檢測(cè)系統(tǒng),是保偏光纖制造及使用過程中的一種有效檢測(cè)手段,它用于保偏光纖偏振模式能量耦合現(xiàn)象的檢測(cè),因此,提高光纖偏振器件及系統(tǒng)的性能。同時(shí),該系統(tǒng)在光纖陀螺和分布式傳感領(lǐng)域等也具有較好的應(yīng)用前景。 本文在課題組已有的分布式偏振耦合測(cè)試光路和機(jī)械系統(tǒng)的基礎(chǔ)上,設(shè)計(jì)了基于FPGA的分布式偏振耦合測(cè)試數(shù)據(jù)采集控制系統(tǒng),實(shí)現(xiàn)了對(duì)分布式偏振耦合測(cè)試數(shù)據(jù)采集系統(tǒng)中的AD轉(zhuǎn)換、步進(jìn)電機(jī)驅(qū)動(dòng)器接口等各個(gè)模塊的精確控制。 本文完成的主要工作: 分析了課題組已有的偏振耦合測(cè)試系統(tǒng)的原理、結(jié)構(gòu)及其應(yīng)用,并提出了測(cè)試系統(tǒng)需要采集的數(shù)據(jù)為耦合點(diǎn)的位置和耦合強(qiáng)度 介紹了基于FPGA的數(shù)字邏輯系統(tǒng)設(shè)計(jì)方法學(xué)。 設(shè)計(jì)了分布式偏振耦合測(cè)試的電路系統(tǒng),介紹了數(shù)據(jù)采集卡的各個(gè)模塊劃分與功能。 采用了Cypress公司的CY7C68013芯片,完成了基于該芯片的USB總線接口硬件電路和固件程序的開發(fā)。 利用硬件描述語言VHDL和Altera公司高性能的EDA設(shè)計(jì)平臺(tái)QuartusII5.0,采用Altera公司型號(hào)為EP2C8Q208C8的FPGA芯片,設(shè)計(jì)了數(shù)據(jù)采集系統(tǒng)的核心控制硬件和軟件,完成了從模塊劃分、...

【文章頁數(shù)】：98 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖2.6數(shù)字邏輯系統(tǒng)設(shè)計(jì)中的綜合過程

圖2.6數(shù)字邏輯系統(tǒng)設(shè)計(jì)中的綜合過程1）電路級(jí)綜合。電路級(jí)綜合的主要任務(wù)是將一個(gè)電路的邏輯描述轉(zhuǎn)化為滿足特定時(shí)序約束的晶體管網(wǎng)絡(luò)。這個(gè)過程主要分為兩步：首先從邏輯等式中得到晶體管級(jí)電路圖，這需要選擇合適的電路風(fēng)格和邏輯網(wǎng)絡(luò)的結(jié)構(gòu)；然后在再調(diào)整晶體管的大小尺寸滿足特定的性能要求....

圖3.5存在單個(gè)耦合點(diǎn)時(shí)的干涉圖

兩臂光程差的增加，條紋的對(duì)比度將隨之下降；當(dāng)兩臂平衡度時(shí)，則對(duì)比度為零，干涉條紋徹底消失，即兩列波不發(fā)生態(tài)和耦合偏振態(tài)之間的光程差被補(bǔ)償?shù)较喔砷L(zhǎng)度范圍內(nèi)時(shí)，出現(xiàn)。到達(dá)位置3時(shí)，干涉場(chǎng)光強(qiáng)出現(xiàn)第二個(gè)干涉次極大。干涉場(chǎng)光強(qiáng)總的變化情況如圖3.5所示。

圖3.16EZ-USBFX2器件的高速信號(hào)眼圖

本來的一個(gè)地電平輸出被電路板上的其他看作是高電設(shè)計(jì)中通常會(huì)采用一些措施，來減少地彈效應(yīng)的影響速率，增加電源和地管腳以及將高速I/O管腳放在地了PCB設(shè)計(jì)中常見的現(xiàn)象及其概念，下面兩個(gè)小節(jié)將相關(guān)的PCB設(shè)計(jì)中具體的解決方法和應(yīng)對(duì)方案。CB設(shè)計(jì)要點(diǎn)設(shè)備以400mV....

圖3.18USB隔離區(qū)在PCB上的放置

保證信號(hào)D＋和D－兩者之間的布線寬度為6.5mm。4）、為了減少電磁干擾等的影響，應(yīng)該如圖3.17所示添加VBU波網(wǎng)絡(luò)、去耦電容和USB的SHIELD到GND的電阻。5）、如果USB的連接器在PCB的邊緣，為了降低Vcc和GND，他們應(yīng)該和....

本文編號(hào)：3930703