EDA技術(shù)是電子設(shè)計(jì)領(lǐng)域的一場(chǎng)革命,目前正處于高速發(fā)展階段。廣泛使用PLD器件是提高電子產(chǎn)品性能和競(jìng)爭(zhēng)能力的主要技術(shù)措施之一,應(yīng)當(dāng)大力普及推廣。因此,本文以可編程邏輯器件為載體設(shè)計(jì)了一個(gè)點(diǎn)對(duì)點(diǎn)的小型光纖通信系統(tǒng)。 本文首先確定了光纖通信系統(tǒng)的總體設(shè)計(jì)方案及主要技術(shù)指標(biāo),并對(duì)可編程邏輯器件的選型和下載配置進(jìn)行了說(shuō)明,建立了片上系統(tǒng)的硬件開發(fā)平臺(tái)。 然后,論述了基于FPGA的發(fā)送子系統(tǒng)和基于CPLD的接收子系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)方法。以“自頂向下”的設(shè)計(jì)思路按功能將發(fā)送子系統(tǒng)劃分為時(shí)分復(fù)用信號(hào)源、PCM編譯碼、線路編碼(AMI、HDB3、CMI、擾碼、5B6B)和數(shù)字調(diào)制(2ASK、2PSK、2FSK、2DPSK)四個(gè)相對(duì)獨(dú)立的模塊,接收子系統(tǒng)劃分為線路譯碼、數(shù)字終端(位同步、幀同步、分接)及串口通信接收模塊。文中介紹了各模塊的軟件設(shè)計(jì)思路,對(duì)部分模塊提出了基于時(shí)序狀態(tài)機(jī)的設(shè)計(jì)算法,并給出了各模塊在MAXPLUS Ⅱ中進(jìn)行開發(fā)和仿真的結(jié)果。 最后,本文給出了系統(tǒng)的整體軟件設(shè)計(jì)原理圖和硬件調(diào)試結(jié)果,并對(duì)軟件設(shè)計(jì)中的問(wèn)題和硬件調(diào)試結(jié)果進(jìn)行了分析。 軟件仿真和硬件調(diào)試結(jié)...

【文章頁(yè)數(shù)】：69 頁(yè)

【學(xué)位級(jí)別】：碩士

圖3-2PCM編譯碼定時(shí)器的仿真波形

圖3一14脈沖刪除原理

圖3一15SB6B編碼器頂層電路原理圖

圖3一16脈沖刪除器的仿真波形

本文編號(hào)：3887121