隨著集成電路的發(fā)展,芯片的功耗要求越來越高,低功耗的設(shè)計(jì)方法應(yīng)運(yùn)而生,采用低功耗設(shè)計(jì)的芯片越來越多。Synopsys公司推出的基于統(tǒng)一功耗格式(UPF)的低功耗設(shè)計(jì)流程為業(yè)界廣泛使用。它將用UPF來描述設(shè)計(jì)的功耗意圖這個(gè)統(tǒng)一的文件,應(yīng)用在經(jīng)典設(shè)計(jì)流程的各個(gè)步驟,在設(shè)計(jì)實(shí)現(xiàn)的各個(gè)步驟指導(dǎo)低功耗意圖的實(shí)現(xiàn)。 邏輯綜合是將寄存器傳輸級(jí)(RTL)設(shè)計(jì)轉(zhuǎn)化為門級(jí)網(wǎng)表的過程,是芯片設(shè)計(jì)實(shí)現(xiàn)RTL-GDSⅡ流程中重要的一步。設(shè)計(jì)的時(shí)序、功耗、面積等因素在邏輯綜合時(shí)得以優(yōu)化。邏輯綜合是一個(gè)復(fù)雜的過程,需要給設(shè)計(jì)施加合理的約束,以產(chǎn)生良好的綜合結(jié)果。在綜合完成以后,還要檢查時(shí)序及各項(xiàng)約束條件是否滿足。 等價(jià)性驗(yàn)證通過對(duì)比在設(shè)計(jì)流程各個(gè)階段的不同形式的設(shè)計(jì)描述之間的等價(jià)性,來驗(yàn)證設(shè)計(jì)流程中功能的等價(jià)性。如RTL代碼經(jīng)過綜合,需要驗(yàn)證RTL代碼和綜合后網(wǎng)表的功能等價(jià)性。 本文以一款應(yīng)用于無線手持設(shè)備的低功耗設(shè)計(jì)芯片SEP6010B的設(shè)計(jì)實(shí)現(xiàn)為研究對(duì)象,探索低功耗設(shè)計(jì)的實(shí)現(xiàn)流程,完成了基于UPF流程的邏輯綜合和等價(jià)性驗(yàn)證,靜態(tài)時(shí)序分析等工作。在設(shè)計(jì)實(shí)現(xiàn)的過程中探索了低功耗設(shè)計(jì)下的邏輯綜合和等價(jià)性驗(yàn)證,解決了相...

【文章頁(yè)數(shù)】：67 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
目錄
第一章 引言
    1.1 課題研究背景
    1.2 外低功耗設(shè)計(jì)的研究與應(yīng)用意義
    1.3 論文的內(nèi)容與結(jié)構(gòu)
第二章 UPF與低功耗設(shè)計(jì)流程
    2.1 功耗的基本理論
        2.1.1 靜態(tài)功耗
        2.1.2 動(dòng)態(tài)功耗
        2.1.3 低功耗設(shè)計(jì)方法
    2.2 基于UPF的低功耗設(shè)計(jì)
        2.2.1 UPF的應(yīng)用
        2.2.2 設(shè)計(jì)流程
第三章 邏輯綜合與約束
    3.1 邏輯綜合
        3.1.1 邏輯綜合的原理
        3.1.2 邏輯綜合的工具
    3.2 約束
        3.2.1 設(shè)計(jì)約束
        3.2.2 環(huán)境約束
    3.3 系統(tǒng)芯片的約束設(shè)置
        3.3.1 時(shí)鐘的設(shè)置
        3.3.2 端口約束的設(shè)置
        3.3.3 時(shí)序例外的設(shè)置
        3.3.4 設(shè)計(jì)規(guī)則、面積及功耗的約束設(shè)置
第四章 低功耗下的邏輯綜合
    4.1 邏輯綜合的一般流程
    4.2 基于UPF的邏輯綜合
        4.2.1 綜合的流程
        4.2.2 綜合中的相關(guān)問題及解決
第五章 低功耗下的等價(jià)性驗(yàn)證
    5.1 等價(jià)性驗(yàn)證的原理
    5.2 Formality的使用流程
        5.2.1 相關(guān)概念
        5.2.2 Formality驗(yàn)證流程
    5.3 基于UPF的等價(jià)性驗(yàn)證
        5.3.1 基于UPF的等價(jià)性驗(yàn)證方法
        5.3.2 驗(yàn)證中的問題
第六章 總結(jié)與展望
參考文獻(xiàn)
附錄
致謝
攻讀學(xué)位期間發(fā)表的學(xué)術(shù)論文



本文編號(hào)：3807821