監(jiān)控芯片中的“二維加速引擎”（TDE:two dimension engine）邏輯主要實(shí)現(xiàn)抗閃爍、縮放和旋轉(zhuǎn)的功能，根據(jù)不同的應(yīng)用場景，作一些功能性驗(yàn)證，并且還有功能切換的功能測試。 VMM驗(yàn)證方法學(xué)能夠給驗(yàn)證提供一些“基類”和一套比較固定有效的驗(yàn)證架構(gòu)，這樣就有助于提高驗(yàn)證效率并減少驗(yàn)證時(shí)間，同時(shí)VMM定義了一些驗(yàn)證的標(biāo)準(zhǔn)，從而能最大化復(fù)用驗(yàn)證環(huán)境與驗(yàn)證組件。System C語言是一種可靠的高級(jí)編程語言，一種可以與開發(fā)流程的步驟相融合的語言�；谝陨蟽牲c(diǎn)，在搭建驗(yàn)證環(huán)境時(shí)才能更高效簡單，準(zhǔn)確實(shí)用。 本論文主要介紹了驗(yàn)證的一些概念以及驗(yàn)證的重要性和獨(dú)立性，然后討論了System C語言和VMM驗(yàn)證方法學(xué)以及基于它們搭建的自動(dòng)化驗(yàn)證平臺(tái)，還簡要介紹了“二維加速引擎”邏輯的基本原理和邏輯架構(gòu)等，然后對(duì)“二維加速引擎”邏輯進(jìn)行了EDA（electronic design automation）驗(yàn)證。最終實(shí)現(xiàn)了一個(gè)代碼行覆蓋率達(dá)到92%并且表達(dá)式覆蓋率達(dá)到99%的EDA驗(yàn)證平臺(tái)，而且激勵(lì)產(chǎn)生機(jī)制是以直接測試為輔，隨機(jī)測試為主的。在這整個(gè)驗(yàn)證的過程當(dāng)中解決了測試點(diǎn)分解、測試用例... 

【文章頁數(shù)】：57 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 什么是驗(yàn)證
    1.2 課題來源
    1.3 研究此課題的目的和意義
    1.4 本論文的任務(wù)和安排
    1.5 本章小結(jié)
第二章 驗(yàn)證的重要性及驗(yàn)證平臺(tái)
    2.1 驗(yàn)證技術(shù)概述
        2.1.1 動(dòng)態(tài)驗(yàn)證技術(shù)
        2.1.2 靜態(tài)驗(yàn)證技術(shù)
        2.1.3 混合功能驗(yàn)證技術(shù)
        2.1.4 形式驗(yàn)證技術(shù)
    2.2 驗(yàn)證的重要性和獨(dú)立性
        2.2.1 驗(yàn)證的重要性
        2.2.2 驗(yàn)證的獨(dú)立性
    2.3 基于 VMM 方法學(xué)的驗(yàn)證平臺(tái)
        2.3.1 Testbench 的概念
        2.3.2 自動(dòng)化驗(yàn)證平臺(tái)的搭建
        2.3.3 VMM 驗(yàn)證方法學(xué)概述
    2.4 SYSTEM C 語言簡介
        2.4.1 System C 簡介
        2.4.2 System C 基本庫介紹
    2.5 驗(yàn)證工具介紹
    2.6 本章小結(jié)
第三章 “二維加速引擎”邏輯的介紹
    3.1 “二維加速引擎”邏輯的基本原理和應(yīng)用場景
        3.1.1 “二維加速引擎”邏輯的應(yīng)用場景
        3.1.2 “二維加速引擎”邏輯的工作模式
        3.1.3 “二維加速引擎”邏輯的邏輯架構(gòu)
    3.2 測試點(diǎn)分解
        3.2.1 測試點(diǎn)的來源
        3.2.2 測試點(diǎn)的分類
        3.2.3 測試點(diǎn)的分解
        3.2.4 測試用例
    3.3 本章小結(jié)
第四章 “二維加速引擎”具體實(shí)現(xiàn)的邏輯驗(yàn)證平臺(tái)
    4.1 “二維加速引擎”邏輯架構(gòu)設(shè)計(jì)與驗(yàn)證平臺(tái)
    4.2 SCHEDULER 的設(shè)計(jì)
        4.2.1 進(jìn)程簡介
        4.2.2 reg_init 進(jìn)程
        4.2.3 int_proc 進(jìn)程
        4.2.4 node_cfg 進(jìn)程
        4.2.5 link_cfg 進(jìn)程
    4.3 測試用例（TESTCASE）
    4.4 頂層（HARNESS）
    4.5 工作目錄的層次
    4.6 代碼覆蓋率
        4.6.1 代碼覆蓋率簡介
        4.6.2 代碼覆蓋率仿真結(jié)果
    4.7 本章小結(jié)
第五章 總結(jié)
    5.1 論文總結(jié)
    5.2 下一步工作展望
致謝
參考文獻(xiàn)


【參考文獻(xiàn)】：
期刊論文
[1]基于SystemVerilog的SoC功能驗(yàn)證方法研究[J]. 程剛,蔡敏.  科學(xué)技術(shù)與工程. 2009(22)
[2]System Verilog中的隨機(jī)化激勵(lì)[J]. 楊鑫,徐偉俊,陳先勇,夏宇聞.  中國集成電路. 2007(10)
[3]成功流片的可靠途徑[J]. Louie Leung.  世界電子元器件. 2004(06)

碩士論文
[1]基于SVA的NFC驗(yàn)證方法研究[D]. 劉旭恒.安徽大學(xué) 2011
[2]基于VMM的圖像處理子系統(tǒng)驗(yàn)證平臺(tái)的研究與設(shè)計(jì)[D]. 李淵清.天津大學(xué) 2010
[3]基于SystemC的時(shí)態(tài)邏輯屬性驗(yàn)證方法研究[D]. 王勝.北京化工大學(xué) 2009
[4]對(duì)“緩存管理”邏輯進(jìn)行EDA驗(yàn)證[D]. 馬斌.西安電子科技大學(xué) 2009
[5]基于覆蓋率驗(yàn)證方法的IP核測試平臺(tái)設(shè)計(jì)[D]. 黃穎然.西安電子科技大學(xué) 2009
[6]CIOQ交換網(wǎng)輸入緩存的驗(yàn)證環(huán)境實(shí)現(xiàn)[D]. 崔佳山.西安電子科技大學(xué) 2009
[7]基于SKYEYE和GEMINI創(chuàng)建軟硬件協(xié)同驗(yàn)證開發(fā)環(huán)境[D]. 周強(qiáng).上海交通大學(xué) 2009
[8]Cardbus-AHB總線橋IP核的驗(yàn)證方法研究和實(shí)現(xiàn)[D]. 夏蓮.電子科技大學(xué) 2007
[9]覆蓋率導(dǎo)向的驗(yàn)證方法的研究與實(shí)現(xiàn)[D]. 徐盛.同濟(jì)大學(xué) 2007
[10]百萬門級(jí)專用集成電路的FPGA驗(yàn)證[D]. 黃麗.西安電子科技大學(xué) 2007



本文編號(hào)：3710808