憶阻器作為一種新型的非易失性信息器件,被認(rèn)為是第四種基本電路元件。因其非易失性的電阻轉(zhuǎn)變特性,且具有高速、低功耗、擦寫次數(shù)高、易集成、與CMOS工藝兼容等優(yōu)點(diǎn),憶阻器已成為下一代存儲(chǔ)器的潛力候選。近幾年,研究人員又提出了基于憶阻器的非易失邏輯運(yùn)算方案,全新的狀態(tài)邏輯顛覆了傳統(tǒng)CMOS電路電平邏輯的思路,實(shí)現(xiàn)了存儲(chǔ)與計(jì)算融合,突破了傳統(tǒng)馮·諾依曼瓶頸問題,使得憶阻器有望成為未來信息處理架構(gòu)的核心基礎(chǔ)器件。本文在基于憶阻器的邏輯電路研究背景下,以最早惠普公司實(shí)現(xiàn)的憶阻實(shí)質(zhì)蘊(yùn)涵（IMP）邏輯作為基本邏輯算法,在憶阻陣列中研究傳統(tǒng)的字線IMP電路結(jié)構(gòu)及實(shí)現(xiàn)方式的同時(shí),探索并提出了陣列中另一種IMP——位線IMP電路結(jié)構(gòu)及其實(shí)現(xiàn)方式,設(shè)計(jì)出能夠融合兩種IMP邏輯操作的新型憶阻運(yùn)算陣列,并提出陣列中的“直線型”邏輯運(yùn)算模式和“折線型”邏輯運(yùn)算模式。在這個(gè)憶阻運(yùn)算陣列中,可實(shí)現(xiàn)數(shù)據(jù)的寫入、讀取、計(jì)算與存儲(chǔ)一體化功能。隨后,采用2×2 Ti/HfO₂/W憶阻陣列及HSPICE憶阻仿真模型,在陣列中設(shè)計(jì)并實(shí)現(xiàn)了由字線IMP和位線IMP邏輯配合完成的“與非”邏輯、數(shù)據(jù)傳輸、“同或”邏... 

【文章來源】：華中科技大學(xué)湖北省211工程院校985工程院校教育部直屬院校

【文章頁(yè)數(shù)】：60 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
1 緒論
    1.1 引言
    1.2 憶阻器簡(jiǎn)介
    1.3 憶阻邏輯的發(fā)展現(xiàn)狀
    1.4 本課題研究意義及主要研究?jī)?nèi)容
2 基于實(shí)質(zhì)蘊(yùn)涵邏輯的憶阻運(yùn)算陣列設(shè)計(jì)
    2.1 實(shí)質(zhì)蘊(yùn)涵邏輯簡(jiǎn)介
    2.2 實(shí)質(zhì)蘊(yùn)涵邏輯的兩種實(shí)現(xiàn)方式
    2.3 基于實(shí)質(zhì)蘊(yùn)涵邏輯的憶阻運(yùn)算陣列設(shè)計(jì)
    2.4 陣列中兩種邏輯運(yùn)算模式
    2.5 本章小結(jié)
3 基于實(shí)質(zhì)蘊(yùn)涵邏輯的憶阻運(yùn)算陣列邏輯功能實(shí)現(xiàn)
    3.1 實(shí)測(cè)HfO_2憶阻陣列單元特性及參數(shù)設(shè)定
    3.2 陣列中基本布爾邏輯功能的實(shí)現(xiàn)
    3.3 一位全加器設(shè)計(jì)
    3.4 本章小結(jié)
4 憶阻運(yùn)算陣列中的漏電流問題研究
    4.1 漏電流引起的誤操作
    4.2 漏電流問題解決方案研究
    4.3 本章小結(jié)
5 總結(jié)與展望
    5.1 總結(jié)
    5.2 展望
致謝
參考文獻(xiàn)
附錄1 攻讀碩士學(xué)位期間學(xué)術(shù)成果



本文編號(hào)：3637045