通過融合布爾邏輯和非易失性存儲器的功能,邏輯存儲融合技術可以消除計算過程中的數(shù)據(jù)移動,為實現(xiàn)存儲器中計算,解決傳統(tǒng)計算架構中的“馮·諾依曼瓶頸”提供技術支撐。憶阻器,這種以非易失性電阻代表信息的電子器件為實現(xiàn)緊湊的邏輯存儲融合提供了可行方式。然而,當前對于憶阻器邏輯存儲融合技術的研究尚處于起步階段,在基本邏輯電路單元構建、邏輯級聯(lián)方法、陣列兼容性等方面都有待進一步研究和討論。本文基于實際憶阻器件的轉變特性,針對當前憶阻器邏輯存儲融合研究中存在的問題,從“狀態(tài)邏輯”和“序列邏輯”兩個方面,設計并實現(xiàn)了兩種完備的狀態(tài)邏輯體系、一種完備的序列邏輯體系,以及兩種提高狀態(tài)邏輯計算時間效率的方法。主要研究內容如下:1、以多憶阻器子電路為基本邏輯電路單元的狀態(tài)邏輯體系在大容量crossbar陣列中配型時都面臨著由器件之間的導線電阻和電容引來的邏輯操作可靠性問題。針對這個問題,第二章基于一種雙位憶阻器件（DBM）（2.2節(jié)）,設計并實現(xiàn)了一種以“單個雙位憶阻器+串聯(lián)電阻”為基本邏輯電路單元的雙位憶阻器狀態(tài)邏輯體系（SDBM邏輯）（2.3節(jié)）。從基本邏輯單元的建立（2.3.1節(jié)）、完備性驗證（2.3.2... 

【文章來源】：國防科技大學湖南省211工程院校985工程院校

【文章頁數(shù)】：139 頁

【學位級別】：博士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 研究背景和意義
        1.1.1 “存儲墻”問題
        1.1.2 “存儲墻”問題的解決方法
    1.2 相關工作
        1.2.1 “憶阻器”和電阻變化行為
        1.2.2 憶阻器邏輯存儲融合電路實現(xiàn)存儲計算融合的基本原理
        1.2.3 憶阻器邏輯存儲融合電路的研究現(xiàn)狀
    1.3 本文的研究內容及章節(jié)安排
第二章 雙位憶阻器狀態(tài)邏輯
    2.1 引言
    2.2 TiN/TiO_2/Al雙位憶阻器
        2.2.1 雙位憶阻器的實驗制備
        2.2.2 雙位存儲特性
    2.3 基于雙位憶阻器TiN/TiO_2/Al的狀態(tài)邏輯體系
        2.3.1 基本邏輯電路單元和布爾邏輯映射
        2.3.2 邏輯功能完備性驗證
        2.3.3 邏輯級聯(lián)和復雜功能的實現(xiàn)
        2.3.4 雙位憶阻器狀態(tài)邏輯的硬件平臺
    2.4 雙位憶阻器狀態(tài)邏輯的優(yōu)勢和不足
        2.4.1 雙位憶阻器狀態(tài)邏輯的優(yōu)勢
        2.4.2 雙位憶阻器狀態(tài)邏輯的不足
    2.5 結論
第三章 反并聯(lián)雙憶阻器狀態(tài)邏輯
    3.1 引言
    3.2 邏輯基本單元電路的實現(xiàn)
        3.2.1 基本邏輯電路單元的邏輯實現(xiàn)原理
        3.2.2 器件參數(shù)變化對基本邏輯電路單元功能的影響
        3.2.3 基本邏輯電路單元功能的實驗驗證
    3.3 邏輯級聯(lián)和完備性驗證
        3.3.1 可實現(xiàn)反并聯(lián)電路配型的硬件平臺
        3.3.2 四種輸入位置下的NAND操作
        3.3.3 復雜邏輯功能的實現(xiàn)
    3.4 三種邏輯體系級聯(lián)方式的對比
    3.5 結論
第四章 提高雙位憶阻器狀態(tài)邏輯的計算時效
    4.1 引言
    4.2 “SDBM邏輯”核心思想
    4.3 兩種提高“SDBM邏輯”的計算時效的方法
        4.3.1 通過改變邏輯編碼方式減小邏輯操作步數(shù)
        4.3.2 使用并行電路連接方式提高操作并行度
    4.4 一種高效率的雙位憶阻器狀態(tài)邏輯計算方式
    4.5 結論
第五章 全功能單憶阻器序列邏輯
    5.1 引言
    5.2 基本原理和實驗驗證
        5.2.1 可重構有限狀態(tài)機的基本原理
        5.2.2 使用真實1D-1R器件驗證邏輯概念設計的正確性
    5.3 觸發(fā)可重構有限狀態(tài)機邏輯的器件需求
        5.3.1 實現(xiàn)RFSM邏輯的其他三種器件特性
        5.3.2 脈沖操作下的器件特性需求
    5.4 基于“RFSM邏輯”的存儲計算融合體系結構
        5.4.1 基于“RFSM邏輯”的存儲計算融合單元(MALU)
        5.4.2 “RFSM邏輯”的存儲計算融合體系結構框架
        5.4.3 憶阻器邏輯存儲融合技術的體系結構分類
    5.5 結論
第六章 結論與展望
    6.1 研究內容總結
    6.2 下一步工作
致謝
參考文獻
作者在學期間取得的學術成果
附錄A “CRS邏輯”不可實現(xiàn)XOR和XNOR的詳細證明過程



本文編號：3630113