發(fā)布時(shí)間：2022-01-25 14:20

　　邏輯模擬是EDA軟件的重要組成部分,是用來(lái)檢驗(yàn)電路設(shè)計(jì)正確性的重要工具。隨著數(shù)字電路規(guī)模的不斷增加,邏輯模擬需要消耗越來(lái)越多的時(shí)間。邏輯模擬的高耗時(shí)性成為IC設(shè)計(jì)的一個(gè)瓶頸,增加了開(kāi)發(fā)成本。為了降低模擬時(shí)間,我們對(duì)基于集群的并行邏輯模擬算法和相應(yīng)的非循環(huán)電路劃分算法進(jìn)行了研究。事件驅(qū)動(dòng)算法是串行電路模擬的主要算法,我們以此為基礎(chǔ),研究了基于MPI消息通訊的并行邏輯模擬算法。要對(duì)電路進(jìn)行并行邏輯模擬,面臨一系列的挑戰(zhàn)。首先是同步協(xié)議的選擇,在分析和比較了保守協(xié)議和樂(lè)觀協(xié)議之后,我們選擇了保守協(xié)議作為進(jìn)程同步的基本協(xié)議。另外的一個(gè)難點(diǎn)是如何解決死鎖。我們采用流水線技術(shù)來(lái)避免死鎖的產(chǎn)生,這樣就大大減小了編寫并行程序的難度。在性能方面,我們采用消息緩沖機(jī)制和非阻塞通訊來(lái)減小通訊開(kāi)銷,最大程度的重疊通訊和計(jì)算,提高并行性能。電路劃分是另外一個(gè)研究重點(diǎn)。為了避免死鎖,使得并行模擬類似流水線一樣進(jìn)行,我們要求電路劃分是非循環(huán)的。我們用有向圖的理論給出了電路的數(shù)學(xué)描述,并介紹了電路劃分的定義,然后給出了非循環(huán)劃分的定義。在最大自由扇出錐（MFFC）的基礎(chǔ)之上,我們提出了無(wú)輸出循環(huán)聚集（NOCYC）的概... 

【文章來(lái)源】：重慶大學(xué)重慶市 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：77 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

電路與有向圖

圖 2.3 事件驅(qū)動(dòng)算法的主要流程Fig.2.3 Major flows of event-driven algorithm4 所示的數(shù)據(jù)結(jié)構(gòu)來(lái)管理事件列表，某一中，以適當(dāng)?shù)捻樞蜴溄恿斜眍^，從而維qt 相關(guān)的表項(xiàng) (i , v )表明在qt 時(shí)刻，線 i圖 2.4 事件列表的鏈表實(shí)現(xiàn)

9圖 2.4 事件列表的鏈表實(shí)現(xiàn)Fig.2.4 Link implement of event-list驅(qū)動(dòng)算法的一種基本實(shí)現(xiàn)方式。它由兩動(dòng)門列表。事件列表中保存了與時(shí)間相關(guān)刻處于活動(dòng)狀態(tài)的門。兩個(gè)列表在每一個(gè)，先比較新舊狀態(tài)，如果狀態(tài)發(fā)生改變，入活動(dòng)門列表；在處理活動(dòng)門列表時(shí)，計(jì)

【參考文獻(xiàn)】：
期刊論文
[1]并行離散事件模擬的同步機(jī)制研究[J]. 李俊紅,解建軍,王喜年,陳麗娟.  計(jì)算機(jī)工程與設(shè)計(jì). 2006(13)
[2]一種啟發(fā)式并行邏輯模擬劃分算法[J]. 李暾,李思昆.  系統(tǒng)工程與電子技術(shù). 1999(09)

博士論文
[1]基于硬件描述語(yǔ)言的并行邏輯模擬系統(tǒng)研究與實(shí)現(xiàn)[D]. 吳悅.上海大學(xué) 2006



本文編號(hào)：3608689