隨著數(shù)字技術、大規(guī)模集成電路及計算機的大量普及和快速發(fā)展,邏輯分析儀（Logic Analyzer,簡稱LA）作為數(shù)字系統(tǒng)的數(shù)據(jù)域測試儀器中應用最為廣泛、最有代表性的一種通用測試儀器,為解決越來越復雜的數(shù)字系統(tǒng)的檢測和故障診斷問題提供了強有力的工具。虛擬儀器（Virtual Instrument,簡稱VI）是現(xiàn)代計算機軟件技術、通信技術和測量技術相結合的產物,它代表著目前測試儀器領域的發(fā)展方向。而如今互連資源豐富、性價比高的現(xiàn)場可編程邏輯器件（Filed Programmable Gate Array, FPGA）已經(jīng)在高速數(shù)據(jù)采集上得到了廣泛的應用,它是數(shù)字電路設計的利器。正是基于此,本文充分運用FPGA技術和虛擬儀器技術,開展了虛擬邏輯分析儀系統(tǒng)的研究與設計。本文首先探討了邏輯分析儀的工作原理及需求分析,并在此基礎上,確定了邏輯分析儀的整體方案,即儀器由PC端應用軟件和數(shù)據(jù)采集系統(tǒng)的硬件兩大部分組成,并對系統(tǒng)的各個組成模塊的設計方案進行了研究,包括探頭模塊、時鐘模塊、延遲與鎖存模塊、毛刺檢測模塊、觸發(fā)識別模塊、存儲控制模塊、USB接口模塊。在具體設計中,課題主要利用FPGA技術及一... 

【文章來源】：武漢理工大學湖北省 211工程院校 教育部直屬院校

【文章頁數(shù)】：65 頁

【學位級別】：碩士

【部分圖文】：

邏輯分析儀的簡化框圖

統(tǒng)總體結構的邏輯框架輯分析儀主要由探頭電路、延遲網(wǎng)絡、毛刺檢測、觸發(fā)識別、采和顯示等部分組成。數(shù)據(jù)探頭對被測系統(tǒng)的信號進行采集后經(jīng)延到采樣電路，與此同時也送至毛刺檢測電路檢測后再送到采樣外時鐘/內時鐘)電路的作用下對被測信號進行采樣;采樣的數(shù)據(jù)電路與預設的觸發(fā)字進行比較，一旦找到觸發(fā)字就立即產生觸發(fā)儲控制電路根據(jù)觸發(fā)標志信號控制存儲器寫入限定數(shù)據(jù)，數(shù)據(jù)存SB接口電路將存儲器中的數(shù)據(jù)送入PC機進行分析處理，之后形式顯示，以便用戶觀察[l0]。其系統(tǒng)結構如圖2一2所示。FPGA實儀的核心組成部分，主要包括觸發(fā)選擇電路、毛刺檢測電路、觸時鐘電路、存儲控制電路。

武漢理工大學碩士學位論文三片74LCX16244共延時10.sns左右，如圖3一。而在時鐘通道中用到了兩片74LCX157(兩通道的多路選擇器)來選擇時鐘和一片74LCX86(異或門)來選擇時鐘沿【27-281，其中74LcX157的時延大約為3.sns，74Lcx86的時延大約為3.sns，所以時鐘通道總共的時延大約有10.5ns。這樣可使數(shù)據(jù)與時鐘到達鎖存器時，正好滿足鎖存器的保持時間要求，而從儀器的輸入來看，又可得到儀器的保持時間為0的效果。該該該該紛粼采采爭爭爭 陽 陽固固固 固鎮(zhèn)存.的.入孩搜伯號橄存.的寫入時鐘偏號了41fX16244了41工X!6244下41工Xl公44圖3一延遲網(wǎng)絡分析儀在定時分析的工作狀態(tài)下，所采用的時鐘是儀器本身的內時鐘，同被測系統(tǒng)是異步工作，數(shù)據(jù)通道是否有時延都不會影響到采樣結果，因此加入的延遲網(wǎng)絡不會對分析儀的采樣造成負面的影響。延遲網(wǎng)絡中的鎖存器主要有兩個作用:1、它采用變換后的系統(tǒng)時鐘將分析所需的數(shù)據(jù)寫入暫存器，實現(xiàn)與被測系統(tǒng)同步工作，因此它是邏輯狀態(tài)分析儀同步采樣的核心組成部分。2、在一個時鐘作用下

【參考文獻】：
期刊論文
[1]基于FPGA的簡易邏輯分析儀[J]. 左超,周金剛,崔長生.  電子工程師. 2008(12)
[2]泰克推出高性能邏輯分析儀模塊[J].   電子測試. 2008(12)
[3]基于USB接口的虛擬邏輯分析儀的設計[J]. 陳歲生,樓曉春,金文兵,鄭芹姜.  機電工程. 2008(06)
[4]基于FPGA的虛擬邏輯分析儀設計[J]. 譚斌,姚旺生,付學志.  工業(yè)控制計算機. 2007(11)
[5]基于PC的邏輯分析儀設計[J]. 王宇超.  電腦知識與技術(學術交流). 2007(19)
[6]數(shù)字設計使用的邏輯分析儀基礎知識[J]. 關愛麗.  今日電子. 2007(08)
[7]實用簡易邏輯分析儀的設計與實現(xiàn)[J]. 朱震華.  電子工程師. 2007(02)
[8]泰克新推兩款行業(yè)領先的邏輯分析儀[J].   今日電子. 2005(06)
[9]基于FPGA的邏輯分析儀的設計[J]. 謝維達,劉宜樑.  計算機測量與控制. 2005(05)
[10]邏輯分析儀需要多少帶寬?[J]. Brock J.LaMeres.  世界電子元器件. 2005(05)

碩士論文
[1]基于EDA和虛擬儀器技術的虛擬邏輯分析儀的研究與設計[D]. 龔薇.四川大學 2006
[2]基于USB接口的虛擬儀器的研究與設計[D]. 向麗萍.武漢理工大學 2006
[3]虛擬邏輯分析儀的研制[D]. 李娟.東南大學 2005
[4]虛擬儀器技術的研究[D]. 李冰.大慶石油學院 2005
[5]串行總線虛擬邏輯分析儀設計與實現(xiàn)[D]. 李振軍.東北大學 2005
[6]基于USB接口的邏輯分析儀硬件設計[D]. 余遠昱.電子科技大學 2005
[7]基于虛擬儀器技術的邏輯分析儀的研究[D]. 吳林平.東南大學 2004
[8]基于PCI總線的邏輯分析儀設計[D]. 鄒剛.電子科技大學 2004
[9]高速邏輯分析儀硬件系統(tǒng)設計[D]. 戴志堅.電子科技大學 2002



本文編號：3574179