邏輯綜合算法的目的是用數(shù)字電路實現(xiàn)布爾邏輯函數(shù),并且能夠用較少的電路面積來優(yōu)化數(shù)字電路的性能。在過去50多年內,研究人員已提出了很多種邏輯綜合算法。本文在調研前人算法的基礎上,通過各種實驗得出兩條結論：a.邏輯綜合中大部分優(yōu)化的電路結構已經被其他的算法和工具生成,沒有必要去實現(xiàn)新的算法重復生成這些電路。b.大的電路都是由小的電路構成,相當一部分小電路經過翻轉輸入／輸出端口和重新排列輸入端口后完全等效�；谝陨辖Y論,本文提出了一種基于預編譯庫的邏輯綜合算法,利用前人的成果來進行邏輯綜合。本文提出的邏輯綜合算法能夠將不同的算法作用在基準電路集上,收集這些算法產生的優(yōu)化電路,建立一個預編譯庫。然后在邏輯綜合時重用這些電路,而不是在運行時動態(tài)生成這些優(yōu)化電路。為了能夠更好地重用已有的電路,快速地對布爾函數(shù)進行分類和儲存,本文提出了一種準NPN形式對函數(shù)進行分類,與傳統(tǒng)的NPN（Negation-Permutation-Negation）分類方法相比,本文提出的準NPN算法大大降低了時間復雜度。在準NPN函數(shù)分類的基礎上,本文建立了一個6輸入的AIG庫,該庫中有多達上百萬個邏輯結構。本文還對基準... 

【文章來源】：復旦大學上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：75 頁

【學位級別】：碩士

【部分圖文】：

CPU集成電路芯片晶體管增長趨勢[1]

第1章引言難題是芯片設計的問題。目前的超大規(guī)模集成電路的復雜手工的設計能力。因此，芯片設計的整個過程都需要借助于件輔助工具(Computer-Aided-Design，CAD)，而這些計算機規(guī)模和所能到達的電路優(yōu)化程度，是芯片功能和性能最重件從上個世紀70年代出現(xiàn)以來，目前己經廣泛應用在電子設界的人們喜歡把這一類的軟件和設計過程稱為電子設計自 Design Automation, EDA)。EDA通常用來fe指利用各種計算類電子系統(tǒng)的設計、驗證與實現(xiàn)工作。EDA集成電路設計方完成了從傳統(tǒng)的自下向上(Bottom-up).到自上向下(Top-Down高效的設計流程。一個典型地EDA流程如

FPGA結構意圖

【參考文獻】：
期刊論文
[1]基于動態(tài)局部重配置的FPGA抗輻射模擬[J]. 劉智斌,王伶俐,周學功,童家榕.  計算機工程. 2010(14)



本文編號：3376830