數(shù)字濾波作為數(shù)字信號處理技術(shù)的重要組成部分，廣泛應(yīng)用于諸如信號分離、恢復(fù)、整形等多種場合中。本文討論的IIR濾波器是一種遞歸結(jié)構(gòu)的數(shù)字濾波器，主要用于能夠容忍相位失真而要求具有良好的衰減特性的高數(shù)據(jù)處理量的系統(tǒng)中。在工程實(shí)踐中，往往要求對信號處理的實(shí)時性和靈活性，而已有的一些軟件或硬件實(shí)現(xiàn)方式則難以同時達(dá)到這兩方面的要求。本文從實(shí)際應(yīng)用的要求出發(fā)，研究了利用高密度可編程邏輯器件來實(shí)現(xiàn)IIR濾波器的這一應(yīng)用技術(shù)問題。以IIR數(shù)字濾波器的基本理論為依據(jù)，結(jié)合濾波器的傳遞函數(shù)分子、分母系數(shù)固定這一事實(shí)和選用的高密度可編程邏輯器件的特點(diǎn)，確定了IIR數(shù)字濾波器的硬件實(shí)現(xiàn)方案；按照層次化、模塊化、參數(shù)化的設(shè)計思路，采用VHDL硬件描述語言和原理圖兩種設(shè)計技術(shù)進(jìn)行了IIR濾波器的硬件設(shè)計；本文給出了IIR陷波濾波器和低通濾波器兩個設(shè)計實(shí)例，對設(shè)計的濾波器都進(jìn)行了穩(wěn)定性分析和系數(shù)量化影響分析；最終將完成的IIR濾波器的硬件設(shè)計配置到芯片中，并在制作的實(shí)驗(yàn)電路中進(jìn)行了實(shí)際濾波效果測試。 設(shè)計中選用了Altera公司功能強(qiáng)大的MAXPLUS II作為開發(fā)工具，在這個完全集成化的開發(fā)環(huán)境中，進(jìn)行了各個層次... 

【文章來源】：重慶大學(xué)重慶市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：66 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖3.2串行方式

圖 4.8 f_p_s 模塊的仿真波形圖Fig 4.8 Simulation waveform of f_p_s圖中顯示 當(dāng)控制信號 pen 有效 并且時鐘信號 clk 的上升沿到來時 模塊就把從輸入端獲得的 3 個 12 位并行數(shù)據(jù) 001010101001B 000010011100B101010000001B 轉(zhuǎn)換成串行數(shù)據(jù)輸出 在時鐘的控制下 從輸出端 rom_ad 依次輸出數(shù)據(jù)寬度為 3 的 12 個數(shù)據(jù) 101 000 010 110 010 100 000 111 000101 000 001 仿真波形圖表明 f_p_s 模塊實(shí)現(xiàn)了將數(shù)據(jù)并行輸入 然后從并行輸入數(shù)據(jù)的最低有效位開始串行輸出的并串轉(zhuǎn)換功能4.2.3 查找表模塊在實(shí)現(xiàn)查找表模塊時調(diào)用了 LPM 宏單元庫中的模塊 LPM_ROM LPM 是參數(shù)化的模塊庫 對調(diào)用的 LPM 庫中的模塊 可以根據(jù)所設(shè)計電路的要求來定制模塊的參數(shù) 以設(shè)計的需要 本設(shè)計中調(diào)用的模塊 LPM_ROM 是一個參數(shù)化的 ROM存 儲 函 數(shù) 模 塊 的 輸 入 地 址 的 寬 度 LPM_WIDTHAD 輸 出 數(shù) 據(jù) 的 寬 度

圖 4.17 filter_cont 模塊的仿真波形圖Fig 4.17 Simulation waveform of filter_cont由圖可以看出 除了兩個加減控制信號外 所有輸出信號的初始值均是 0當(dāng)檢測到 ad_end 信號來臨后 ad_end 信號下降沿有效 控制模塊開始工作 在ad_end 信號有效后的時鐘信號 clk 的第一個上升沿到來時 在 shift_en 端輸出一個時鐘周期的高電平 第二個 clk 的上升沿 在 ps_en 端輸出一個時鐘周期的高電平第四個 clk 的上升沿 在 data_load 端輸出一個時鐘周期的高電平 第十六個 clk的上升沿到來時 在 fadd_sub 端輸出一個時鐘周期的低電平 半個周期后的 clk下降沿到來時 在 fen 端輸出一個時鐘周期的高電平 第二十二個 clk 的上升沿到來時 在 badd_sub 端輸出一個時鐘周期的低電平 半個周期后的 clk 下降沿到來時 在 ben 端輸出一個時鐘周期的高電平 當(dāng)?shù)诙齻� clk 的上升沿到來時在 fadd_en 端輸出一個時鐘周期的高電平 ps_en 端和 data_load 端的高電平輸出間隔了一個時鐘周期 這是因?yàn)橹虚g還有一個查表的操作 控制移位累加的啟動信號 data_load 與 fadd_sub 信號及 badd_sub 信號的間隔時間分別由兩個參數(shù)值來

【參考文獻(xiàn)】：
期刊論文
[1]可編程邏輯器件的VHDL設(shè)計技術(shù)及其在航空火控電子設(shè)備中的應(yīng)用[J]. 李潔,車秀博.  電光與控制. 2000(02)
[2]FPGA與CPLD器件的特點(diǎn)與應(yīng)用[J]. 侯同強(qiáng),劉和平.  電子與自動化. 2000(02)
[3]用VHDL語言設(shè)計數(shù)字系統(tǒng)[J]. 范寒柏,尹成群,馬崗.  電力情報. 2000(01)
[4]硬件描述語言VHDL的功能及優(yōu)點(diǎn)[J]. 趙麗紅,楊鳳芝.  撫順石油學(xué)院學(xué)報. 1999(S1)
[5]CPLD/FPGA在電子設(shè)計中的應(yīng)用前景[J]. 潘松.  電子技術(shù)應(yīng)用. 1999(07)
[6]可編程邏輯器件與EDA技術(shù)的發(fā)展[J]. 于海燕,龐杰.  沈陽工業(yè)大學(xué)學(xué)報. 1999(03)
[7]三種信號處理器的CPLD設(shè)計[J]. 高梅國,潘君,陳煒煒.  電子技術(shù)應(yīng)用. 1999(03)
[8]FPGA及其電子設(shè)計自動化[J]. 龔向東.  電子科技導(dǎo)報. 1999(02)
[9]高速實(shí)時數(shù)字信號處理技術(shù)探析(下)[J]. 毛二可,龍騰.  電子產(chǎn)品世界. 1998(10)
[10]高速實(shí)時數(shù)字信號處理技術(shù)探析(上)[J]. 毛二可,龍騰.  電子產(chǎn)品世界. 1998(09)



本文編號：3364269