發(fā)布時(shí)間：2021-08-20 00:06

　　隨著集成電路設(shè)計(jì)的進(jìn)步、制造技術(shù)的發(fā)展和軟件開(kāi)發(fā)手段的日益成熟,數(shù)字信號(hào)處理器在通信、多媒體、信息家電等領(lǐng)域得到了極為廣泛的應(yīng)用。然而,應(yīng)用的飛速發(fā)展也帶來(lái)了計(jì)算復(fù)雜度的提高,對(duì)數(shù)字信號(hào)處理器的性能帶來(lái)了挑戰(zhàn)。本文旨在設(shè)計(jì)高性能的算術(shù)邏輯單元,以滿(mǎn)足應(yīng)用對(duì)數(shù)字信號(hào)處理器處理能力的更高要求。本文首先完成了對(duì)當(dāng)代數(shù)字信號(hào)處理器的各種電路結(jié)構(gòu)的研究,并重點(diǎn)分析了單指令多數(shù)據(jù)流（SIMD）結(jié)構(gòu)�；谠摻Y(jié)構(gòu)本文主要完成了以下工作:（1）從傳統(tǒng)算術(shù)邏輯模塊的架構(gòu)出發(fā),通過(guò)研究算術(shù)運(yùn)算和邏輯運(yùn)算的異同,提出了一種基于真值表的多功能邏輯單元實(shí)現(xiàn)方法。同時(shí)提出了一種與SIMD指令集的特點(diǎn)相適應(yīng)的基于進(jìn)位選擇加法器的亞字并行進(jìn)位鏈電路。綜合以上兩部分設(shè)計(jì),本文完成了一款32位定點(diǎn)高性能數(shù)字信號(hào)處理器的算術(shù)邏輯單元,并對(duì)其進(jìn)行了相關(guān)指令集的功能驗(yàn)證。為了進(jìn)一步進(jìn)行性能優(yōu)化,本文還使用超前進(jìn)位鏈（Carry Look-ahead Chain）對(duì)該算術(shù)邏輯單元進(jìn)行優(yōu)化,優(yōu)化后的時(shí)序達(dá)到了運(yùn)行在500MHz時(shí)鐘頻率下的效果,面積和功耗也較優(yōu)化前有所改善。之后探討了基于定制單元的電路設(shè)計(jì)方法,并對(duì)設(shè)計(jì)的物理實(shí)現(xiàn)效果... 

【文章來(lái)源】：上海交通大學(xué)上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：74 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 課題意義及來(lái)源
    1.2 DSP 和SIMD 指令的發(fā)展史和特點(diǎn)
    1.3 DSP 運(yùn)算通路的研究與發(fā)展
    1.4 論文安排
第二章 數(shù)字信號(hào)處理器中ALU 的研究
    2.1 數(shù)字信號(hào)處理運(yùn)算的特點(diǎn)
    2.2 對(duì)ALU 電路結(jié)構(gòu)的討論
        2.2.1 對(duì)加法邏輯的分析
        2.2.2 ALU 中關(guān)鍵路徑的研究
    2.3 全定制設(shè)計(jì)的研究
        2.3.1 邏輯復(fù)用模塊的全定制設(shè)計(jì)
        2.3.2 加法器模塊的全定制設(shè)計(jì)
    2.4 本章小結(jié)
第三章 數(shù)字信號(hào)處理器中亞字并行ALU 的設(shè)計(jì)
    3.1 數(shù)字信號(hào)處理器的基本架構(gòu)
    3.2 ALU 的基本功能
        3.2.1 功能定義
        3.2.2 指令以及控制信號(hào)定義
    3.3 多功能復(fù)用的設(shè)計(jì)
        3.3.1 概述
        3.3.2 基于真值表的邏輯復(fù)用設(shè)計(jì)
        3.3.3 亞字并行功能的設(shè)計(jì)
    3.4 ALU 進(jìn)位鏈性能優(yōu)化設(shè)計(jì)
        3.4.1 CSA 分組策略和改進(jìn)
        3.4.2 對(duì)面積、時(shí)序和功耗的對(duì)比分析
        3.4.3 邏輯單元中的一種低功耗設(shè)計(jì)法
    3.5 對(duì)亞字并行功能ALU 的驗(yàn)證
    3.6 亞字并行功能ALU 的布局布線(xiàn)流程
    3.7 本章小結(jié)
第四章 基于ROM 的ALU 設(shè)計(jì)
    4.1 基于ROM 的加法器
        4.1.1 ROM 的特點(diǎn)
        4.1.2 使用ROM 實(shí)現(xiàn)全加器的真值表結(jié)構(gòu)
    4.2 基于ROM 的2 位CSA 單元的設(shè)計(jì)
        4.2.1 真值表和對(duì)應(yīng)ROM 結(jié)構(gòu)
        4.2.2 對(duì)真值表的化簡(jiǎn)
        4.2.3 電路設(shè)計(jì)的實(shí)現(xiàn)和驗(yàn)證
    4.3 基于ROM 的4 位CSA 單元的設(shè)計(jì)
        4.3.1 真值表
        4.3.2 真值表的化簡(jiǎn)與 ROM 電路的設(shè)計(jì)
        4.3.3 真值表的化簡(jiǎn)與 ROM 電路的設(shè)計(jì)
        4.3.4 電路設(shè)計(jì)的驗(yàn)證
    4.4 基于ROM 的設(shè)計(jì)與傳統(tǒng)邏輯設(shè)計(jì)的對(duì)比
        4.4.1 對(duì)2 位CSA 性能的對(duì)比
        4.4.2 對(duì)4 位CSA 性能的對(duì)比
    4.5 基于4 位ROM 的32 位ALU 設(shè)計(jì)
    4.6 本章小結(jié)
第五章 總結(jié)和展望
    5.1 本文工作的總結(jié)
    5.2 進(jìn)一步工作的展望
參考文獻(xiàn)
附錄
致謝
攻讀碩士學(xué)位期間已發(fā)表的論文
上海交通大學(xué)學(xué)位論文答辯決議書(shū)


【參考文獻(xiàn)】：
期刊論文
[1]基于位寬控制提高SIMD架構(gòu)并行度的優(yōu)化算法[J]. 張為華,朱嘉華,張宏江,臧斌宇.  計(jì)算機(jī)學(xué)報(bào). 2009(11)
[2]兼容MCS-96指令集的ALU設(shè)計(jì)[J]. 梁圃,王道富,毛志剛.  微處理機(jī). 2008(02)
[3]性能改進(jìn)的16位超前進(jìn)位加法器[J]. 李嘉,蔣林.  現(xiàn)代電子技術(shù). 2007(22)
[4]一種8位單片機(jī)中ALU的改進(jìn)設(shè)計(jì)[J]. 袁波,李樹(shù)榮,姚素英,趙毅強(qiáng),張生才.  微電子學(xué)與計(jì)算機(jī). 2006(04)
[5]縱談DSP的發(fā)展及應(yīng)用[J]. 朱希志,羅良進(jìn).  電腦知識(shí)與技術(shù). 2004(35)
[6]嵌入式高速低功耗ROM設(shè)計(jì)研究[J]. 胡麟,邵志標(biāo).  西安交通大學(xué)學(xué)報(bào). 2004(12)
[7]DSP的特點(diǎn)、發(fā)展趨勢(shì)與應(yīng)用[J]. 張輝,胡廣書(shū).  電子產(chǎn)品世界. 2004(09)
[8]與或結(jié)構(gòu)算術(shù)邏輯單元的優(yōu)化設(shè)計(jì)[J]. 李志斌,居曉波,朱文,程君俠.  固體電子學(xué)研究與進(jìn)展. 2003(01)
[9]基于資源共享的ALU設(shè)計(jì)[J]. 孫海平,李偉,王銳,高明倫.  微電子學(xué)與計(jì)算機(jī). 2001(05)
[10]CMOS集成電路的功耗優(yōu)化和低功耗設(shè)計(jì)技術(shù)[J]. 鐘濤,王豪才.  微電子學(xué). 2000(02)

博士論文
[1]多媒體應(yīng)用的高性能數(shù)字信號(hào)處理器功能部件結(jié)構(gòu)設(shè)計(jì)研究[D]. 鄭偉.浙江大學(xué) 2003

碩士論文
[1]一種DSP數(shù)據(jù)通路的設(shè)計(jì)實(shí)現(xiàn)[D]. 向奔.上海交通大學(xué) 2008
[2]數(shù)字信號(hào)處理器的設(shè)計(jì)研究[D]. 袁建中.浙江大學(xué) 2005
[3]DSP處理器系統(tǒng)結(jié)構(gòu)研究[D]. 荊元利.西北工業(yè)大學(xué) 2002
[4]DSP處理器數(shù)據(jù)通路設(shè)計(jì)[D]. 范靖.西北工業(yè)大學(xué) 2001



本文編號(hào)：3352405