發(fā)布時間：2021-08-20 00:06

　　隨著集成電路設計的進步、制造技術(shù)的發(fā)展和軟件開發(fā)手段的日益成熟,數(shù)字信號處理器在通信、多媒體、信息家電等領(lǐng)域得到了極為廣泛的應用。然而,應用的飛速發(fā)展也帶來了計算復雜度的提高,對數(shù)字信號處理器的性能帶來了挑戰(zhàn)。本文旨在設計高性能的算術(shù)邏輯單元,以滿足應用對數(shù)字信號處理器處理能力的更高要求。本文首先完成了對當代數(shù)字信號處理器的各種電路結(jié)構(gòu)的研究,并重點分析了單指令多數(shù)據(jù)流（SIMD）結(jié)構(gòu)�；谠摻Y(jié)構(gòu)本文主要完成了以下工作:（1）從傳統(tǒng)算術(shù)邏輯模塊的架構(gòu)出發(fā),通過研究算術(shù)運算和邏輯運算的異同,提出了一種基于真值表的多功能邏輯單元實現(xiàn)方法。同時提出了一種與SIMD指令集的特點相適應的基于進位選擇加法器的亞字并行進位鏈電路。綜合以上兩部分設計,本文完成了一款32位定點高性能數(shù)字信號處理器的算術(shù)邏輯單元,并對其進行了相關(guān)指令集的功能驗證。為了進一步進行性能優(yōu)化,本文還使用超前進位鏈（Carry Look-ahead Chain）對該算術(shù)邏輯單元進行優(yōu)化,優(yōu)化后的時序達到了運行在500MHz時鐘頻率下的效果,面積和功耗也較優(yōu)化前有所改善。之后探討了基于定制單元的電路設計方法,并對設計的物理實現(xiàn)效果... 

【文章來源】：上海交通大學上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：74 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 課題意義及來源
    1.2 DSP 和SIMD 指令的發(fā)展史和特點
    1.3 DSP 運算通路的研究與發(fā)展
    1.4 論文安排
第二章 數(shù)字信號處理器中ALU 的研究
    2.1 數(shù)字信號處理運算的特點
    2.2 對ALU 電路結(jié)構(gòu)的討論
        2.2.1 對加法邏輯的分析
        2.2.2 ALU 中關(guān)鍵路徑的研究
    2.3 全定制設計的研究
        2.3.1 邏輯復用模塊的全定制設計
        2.3.2 加法器模塊的全定制設計
    2.4 本章小結(jié)
第三章 數(shù)字信號處理器中亞字并行ALU 的設計
    3.1 數(shù)字信號處理器的基本架構(gòu)
    3.2 ALU 的基本功能
        3.2.1 功能定義
        3.2.2 指令以及控制信號定義
    3.3 多功能復用的設計
        3.3.1 概述
        3.3.2 基于真值表的邏輯復用設計
        3.3.3 亞字并行功能的設計
    3.4 ALU 進位鏈性能優(yōu)化設計
        3.4.1 CSA 分組策略和改進
        3.4.2 對面積、時序和功耗的對比分析
        3.4.3 邏輯單元中的一種低功耗設計法
    3.5 對亞字并行功能ALU 的驗證
    3.6 亞字并行功能ALU 的布局布線流程
    3.7 本章小結(jié)
第四章 基于ROM 的ALU 設計
    4.1 基于ROM 的加法器
        4.1.1 ROM 的特點
        4.1.2 使用ROM 實現(xiàn)全加器的真值表結(jié)構(gòu)
    4.2 基于ROM 的2 位CSA 單元的設計
        4.2.1 真值表和對應ROM 結(jié)構(gòu)
        4.2.2 對真值表的化簡
        4.2.3 電路設計的實現(xiàn)和驗證
    4.3 基于ROM 的4 位CSA 單元的設計
        4.3.1 真值表
        4.3.2 真值表的化簡與 ROM 電路的設計
        4.3.3 真值表的化簡與 ROM 電路的設計
        4.3.4 電路設計的驗證
    4.4 基于ROM 的設計與傳統(tǒng)邏輯設計的對比
        4.4.1 對2 位CSA 性能的對比
        4.4.2 對4 位CSA 性能的對比
    4.5 基于4 位ROM 的32 位ALU 設計
    4.6 本章小結(jié)
第五章 總結(jié)和展望
    5.1 本文工作的總結(jié)
    5.2 進一步工作的展望
參考文獻
附錄
致謝
攻讀碩士學位期間已發(fā)表的論文
上海交通大學學位論文答辯決議書


【參考文獻】：
期刊論文
[1]基于位寬控制提高SIMD架構(gòu)并行度的優(yōu)化算法[J]. 張為華,朱嘉華,張宏江,臧斌宇.  計算機學報. 2009(11)
[2]兼容MCS-96指令集的ALU設計[J]. 梁圃,王道富,毛志剛.  微處理機. 2008(02)
[3]性能改進的16位超前進位加法器[J]. 李嘉,蔣林.  現(xiàn)代電子技術(shù). 2007(22)
[4]一種8位單片機中ALU的改進設計[J]. 袁波,李樹榮,姚素英,趙毅強,張生才.  微電子學與計算機. 2006(04)
[5]縱談DSP的發(fā)展及應用[J]. 朱希志,羅良進.  電腦知識與技術(shù). 2004(35)
[6]嵌入式高速低功耗ROM設計研究[J]. 胡麟,邵志標.  西安交通大學學報. 2004(12)
[7]DSP的特點、發(fā)展趨勢與應用[J]. 張輝,胡廣書.  電子產(chǎn)品世界. 2004(09)
[8]與或結(jié)構(gòu)算術(shù)邏輯單元的優(yōu)化設計[J]. 李志斌,居曉波,朱文,程君俠.  固體電子學研究與進展. 2003(01)
[9]基于資源共享的ALU設計[J]. 孫海平,李偉,王銳,高明倫.  微電子學與計算機. 2001(05)
[10]CMOS集成電路的功耗優(yōu)化和低功耗設計技術(shù)[J]. 鐘濤,王豪才.  微電子學. 2000(02)

博士論文
[1]多媒體應用的高性能數(shù)字信號處理器功能部件結(jié)構(gòu)設計研究[D]. 鄭偉.浙江大學 2003

碩士論文
[1]一種DSP數(shù)據(jù)通路的設計實現(xiàn)[D]. 向奔.上海交通大學 2008
[2]數(shù)字信號處理器的設計研究[D]. 袁建中.浙江大學 2005
[3]DSP處理器系統(tǒng)結(jié)構(gòu)研究[D]. 荊元利.西北工業(yè)大學 2002
[4]DSP處理器數(shù)據(jù)通路設計[D]. 范靖.西北工業(yè)大學 2001



本文編號：3352405