算術(shù)邏輯單元（ALU）是高性能數(shù)字信號(hào)處理器中的核心部件之一,其性能與功耗對(duì)整個(gè)數(shù)字信號(hào)處理器性能與功耗具有很大的影響。研究全定制設(shè)計(jì)優(yōu)化實(shí)現(xiàn)高性能低功耗的算術(shù)邏輯部件具有廣泛的應(yīng)用價(jià)值和重要的現(xiàn)實(shí)意義。本文深入研究了ALU的結(jié)構(gòu)和核心加法器原理,根據(jù)DSP的結(jié)構(gòu)特點(diǎn),提出并實(shí)現(xiàn)了一種適合于DSP的ALU,該ALU支持40位的運(yùn)算同時(shí)也支持兩個(gè)16位的運(yùn)算。本文采用半定制設(shè)計(jì)優(yōu)化和全定制設(shè)計(jì)優(yōu)化相結(jié)合的方法,在算法、編碼、邏輯實(shí)現(xiàn)結(jié)構(gòu)、電路、版圖等層次進(jìn)行設(shè)計(jì)和優(yōu)化,使ALU的性能大幅提升,功耗大幅度下降。在0.25μm CMOS工藝、典型條件下關(guān)鍵路徑的延遲時(shí)間0.932ns,面積為0.1012mm²,功耗2.13mw,達(dá)到了優(yōu)化設(shè)計(jì)的目標(biāo)。該ALU已經(jīng)成功應(yīng)于X數(shù)字信號(hào)處理器中。本文的研究成果包括以下幾點(diǎn):1、分析研究ALU的結(jié)構(gòu)及其核心加法器的基礎(chǔ)上設(shè)計(jì)了一種適合于DSP的ALU,對(duì)ALU采用了并行結(jié)構(gòu),使得ALU可以工作在雙16位模式下。2、改進(jìn)了ALU核心加法器在雙精度模式下的進(jìn)位方式,減少了ALU在雙精度模式下關(guān)鍵路徑的延遲。3、采用了ALU在休眠模式... 

【文章來(lái)源】：國(guó)防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁(yè)數(shù)】：82 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 數(shù)字信號(hào)處理概述
        1.1.1 算法的研究
        1.1.2 數(shù)字信號(hào)處理的實(shí)現(xiàn)
    1.2 DSP芯片的發(fā)展現(xiàn)狀
    1.3 DSP技術(shù)的發(fā)展趨勢(shì)
    1.4 DSP的ALU國(guó)內(nèi)外現(xiàn)狀
    1.5 課題來(lái)源、目的及意義
    1.6 本文的結(jié)構(gòu)
第二章 ALU及核心加法器
    2.1 ALU結(jié)構(gòu)
    2.2 核心加法器的研究
    2.2 各種加法器在設(shè)計(jì)中的綜合考慮
    2.3 核心加法器的進(jìn)位鏈
    2.4 本章小結(jié)
第三章 低功耗 ALU的設(shè)計(jì)
    3.1 功耗的來(lái)源
    3.2 低功耗設(shè)計(jì)和優(yōu)化技術(shù)
    3.3 在設(shè)計(jì)時(shí)間可采用的降低功耗技術(shù)
    3.4 在運(yùn)行時(shí)間采用的功耗降低技術(shù)
    3.5 ALU所采用的低功耗設(shè)計(jì)技術(shù)
    3.6 ALU版圖低功耗設(shè)計(jì)技術(shù)
    3.7 本章小結(jié)
第四章 X數(shù)字信號(hào)處理器ALU設(shè)計(jì)
    4.1 X數(shù)字信號(hào)處理器 CPU結(jié)構(gòu)概述
    4.2 X數(shù)字信號(hào)處理器 ALU邏輯功能
        4.2.1 單指令功能實(shí)現(xiàn)
        4.2.2 指令組合功能實(shí)現(xiàn)
    4.3 ALU控制信號(hào)的設(shè)計(jì)
    4.4 X數(shù)字信號(hào)處理器 ALU進(jìn)位理論
    4.5 X數(shù)字信號(hào)處理器 ALU邏輯運(yùn)算理論
    4.6 關(guān)鍵路徑及延遲分析
    4.7 數(shù)據(jù)通路分析
    4.8 控制通路分析
    4.9 溢出處理
    4.10 本章小結(jié)
第五章 ALU電路設(shè)計(jì)
    5.1 ALU總體電路設(shè)計(jì)
    5.2 ALU時(shí)鐘電路設(shè)計(jì)
    5.3 ALU數(shù)據(jù)通路電路設(shè)計(jì)
    5.4 P、G函數(shù)生成電路設(shè)計(jì)
    5.5 進(jìn)位傳播電路設(shè)計(jì)
        5.5.1 低16位超前進(jìn)位電路
        5.5.2 組內(nèi)并行進(jìn)位電路設(shè)計(jì)
        5.5.3 組間進(jìn)位傳播邏輯電路
    5.6 雙16位模式控制電路
    5.9 邏輯功能驗(yàn)證
        5.9.1 功能驗(yàn)證概述
        5.9.2 ALU邏輯功能驗(yàn)證
        5.9.3 ALU算術(shù)功能驗(yàn)證
    5.10 本章小結(jié)
第六章 ALU版圖設(shè)計(jì)與驗(yàn)證
    6.1 布圖規(guī)劃
        6.1.1 布圖規(guī)劃中延遲的度量
    6.2 布局
        6.2.1 布局的目標(biāo)和任務(wù)及其度量
    6.3 布線
        6.3.1 全局布線
        6.3.2 模塊間的全局布線
        6.3.3 詳細(xì)布線
    6.4 版圖檢查及驗(yàn)證
    6.5 全局版圖及單元版圖設(shè)計(jì)
        6.5.1 電源及時(shí)鐘網(wǎng)絡(luò)布線
    6.6 單元版圖設(shè)計(jì)
        6.6.1 數(shù)據(jù)通路單元設(shè)計(jì)
        6.6.2 P\G及邏輯運(yùn)算單元
        6.6.3 進(jìn)位電路單元
        6.6.4 低16位超前進(jìn)位單元
        6.6.5 時(shí)鐘電路單元
        6.6.6 ALU整體版圖
    6.7 ALU版圖分析與驗(yàn)證
    6.8 本章小結(jié)
第七章 結(jié)束語(yǔ)
    7.1 全文工作總結(jié)
    7.2 未來(lái)工作的展望
致謝
參考文獻(xiàn)
作者在學(xué)期間取得的學(xué)術(shù)成果
作者在學(xué)期間參與的科研項(xiàng)目
附錄 算術(shù)運(yùn)算程序


【參考文獻(xiàn)】：
碩士論文
[1]高速算術(shù)邏輯部件的設(shè)計(jì)與驗(yàn)證[D]. 雷普紅.國(guó)防科學(xué)技術(shù)大學(xué) 2006
[2]高性能算術(shù)邏輯部件研究與全定制設(shè)計(jì)[D]. 孫巖.國(guó)防科學(xué)技術(shù)大學(xué) 2005



本文編號(hào)：3190338