在核與粒子物理實(shí)驗(yàn)中,探測器的輸出脈沖信號波形蘊(yùn)含了所探測粒子和探測器相互作用的詳細(xì)信息,其中信號的波形面積代表了粒子在探測器中沉積的能量;信號波形的前沿時(shí)刻則表示粒子擊中探測器的時(shí)刻;信號的形狀往往與粒子間的相互作用有關(guān),通過脈沖波形甄別可以分辨出不同的相互作用,并可排除本底信號的干擾。一直以來,國內(nèi)外實(shí)驗(yàn)物理學(xué)家都希望能夠利用波形數(shù)字化技術(shù)直接獲取粒子脈沖信號的波形信息。但是受限于模數(shù)轉(zhuǎn)換器技術(shù)的限制,波形數(shù)字化技術(shù)的實(shí)現(xiàn)難度較大,特別是在數(shù)據(jù)讀出的接口方面。近年來基于JESD204B接口的高速高精度ADC芯片迅速發(fā)展,作為一種高速串行數(shù)據(jù)接口（最高可達(dá)到12.5Gbps）,其具有輸出接口數(shù)量極少、封裝小、功耗小等特點(diǎn),這些優(yōu)勢使得如果將其應(yīng)用于波形數(shù)字化技術(shù),可以大大簡化設(shè)計(jì)的難度,降低研制風(fēng)險(xiǎn)和成本。與其他種類的數(shù)據(jù)讀出方法相比,該方法具有更好的性能。因此本論文開展了基于JESD204B接口的波形數(shù)字化數(shù)據(jù)讀出方法研究。論文的主要內(nèi)容包括:1、對波形數(shù)字化數(shù)據(jù)讀出的現(xiàn)狀以及趨勢的分析。通過比較不同模數(shù)轉(zhuǎn)換器驅(qū)動(dòng)器接口的優(yōu)缺點(diǎn),得出JESD204B接口必將成為未來模數(shù)轉(zhuǎn)換器和波形... 

【文章頁數(shù)】：108 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第1章 緒論
    1.1 核與粒子物理實(shí)驗(yàn)信號及電子學(xué)特點(diǎn)
    1.2 波形數(shù)字化讀出方法介紹
    1.3 波形數(shù)字化方法在核物理實(shí)驗(yàn)中的應(yīng)用舉例
        1.3.1 中國散裂中子源-白光中子源
        1.3.2 暗物質(zhì)直接探測實(shí)驗(yàn)
        1.3.3 MAGIC實(shí)驗(yàn)
    1.4 本論文研究意義、內(nèi)容和結(jié)構(gòu)安排
第2章 波形數(shù)字化數(shù)據(jù)讀出接口發(fā)展現(xiàn)狀
    2.1 模數(shù)變換原理與高速ADC分類
        2.1.1 模數(shù)變換原理
        2.1.2 高速ADC分類
    2.2 波形數(shù)字化數(shù)據(jù)讀出接口發(fā)展
        2.2.1 CMOS驅(qū)動(dòng)器
        2.2.2 LVDS驅(qū)動(dòng)器
        2.2.3 CML驅(qū)動(dòng)器-JESD204接口
        2.2.4 不同驅(qū)動(dòng)器特點(diǎn)總結(jié)比較
    2.3 JESD204B接口與波形數(shù)字化數(shù)據(jù)讀出
    2.4 本章小結(jié)
第3章 基于JESD204B的波形數(shù)字化數(shù)據(jù)讀出技術(shù)研究
    3.1 JESD204B接口技術(shù)簡介
    3.2 JESD204B鏈路參數(shù)研究
    3.3 JESD204B分層協(xié)議研究
        3.3.1 物理層
        3.3.2 數(shù)據(jù)鏈路層
        3.3.3 傳輸層
        3.3.4 應(yīng)用層
    3.4 JESD204B時(shí)鐘設(shè)計(jì)要點(diǎn)
        3.4.1 JESD204B時(shí)鐘要求
        3.4.2 采樣時(shí)鐘性能要求
    3.5 關(guān)鍵設(shè)計(jì)要點(diǎn)總結(jié)
    3.6 本章小結(jié)
第4章 基于JESD204B的波形數(shù)字化模塊原型電路設(shè)計(jì)
    4.1 ADC選型和設(shè)計(jì)
    4.2 模擬輸入設(shè)計(jì)
    4.3 時(shí)鐘模塊設(shè)計(jì)
    4.4 電源模塊設(shè)計(jì)
        4.4.1 ADC和PLL電源設(shè)計(jì)
        4.4.2 FPGA和DDR3電源設(shè)計(jì)
    4.5 采用的其他傳輸技術(shù)簡介
        4.5.1 USB2.0接口技術(shù)
        4.5.2 PXIe接口技術(shù)
    4.6 FPGA選型及邏輯設(shè)計(jì)
        4.6.1 FPGA選型
        4.6.2 邏輯設(shè)計(jì)
    4.7 本章小結(jié)
第5章 測試與驗(yàn)證
    5.1 測試內(nèi)容
        5.1.1 JESD204B時(shí)鐘測試與鏈路功能驗(yàn)證測試
        5.1.2 ADC性能參數(shù)
    5.2 測試方法與測試結(jié)果
        5.2.1 JESD204B時(shí)鐘及性能測試
        5.2.2 JESD204B鏈路測試
        5.2.3 ADC性能測試
        5.2.4 模擬信號采集測試
    5.3 本章小結(jié)
第6章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
參考文獻(xiàn)
附錄1 ADI_FDM硬件照片
附錄2 800MSps采樣率測試數(shù)據(jù)和頻譜
致謝
在讀期間發(fā)表的學(xué)術(shù)論文與取得的研究成果



本文編號：3716667