反應堆棒控系統(tǒng)作為核電站的重要組成部分,其控制系統(tǒng)復雜,可靠性要求高。目前,壓水堆核電站普遍采用三相半波整流回路對控制棒驅動機構進行供電。其輸出電流紋波系數(shù)高,對后續(xù)控制和分析帶來較大的干擾。依據(jù)采集的電流數(shù)據(jù),使用LabVIEW快速傅里葉模塊（FFT）模塊進行頻譜分析,分析電流波形的頻率特點以及干擾源特性。根據(jù)控制和分析需求,采用有限長單位沖激響應（FIR）濾波器,選擇合適的采樣頻率、截止頻率和窗函數(shù)。使用MATLAB FDA工具,設計FIR濾波器階數(shù)和每階系數(shù),分析濾波器的幅頻特性曲線。考慮到FPGA具有擴展性強、運算速度快、并行處理能力強的特點,濾波器采用FPGA乘累加的結構實現(xiàn)。采用LabVIEW和ModelSim進行仿真,試驗結果驗證了濾波器設計的正確性和合理性。FIR濾波器能有效濾除信號中的高次諧波。FIR濾波器對國產(chǎn)數(shù)字化棒控系統(tǒng)的信號處理具有現(xiàn)實意義。 

【文章來源】：自動化儀表. 2020,41(01)

【文章頁數(shù)】：4 頁

【部分圖文】：

電流波形

通過采用LabVIEW的快速傅里葉(fast Fourier transform,FFT)模塊進行頻譜分析[2],其幅頻特性如圖2所示。由于采用三相半波整流技術,其輸入主要干擾源為50 Hz的奇倍頻諧波。從電流波形信號的幅值頻譜分析也可以看出,干擾頻率集中在125 Hz左右,并且有高次諧波,均在50 Hz的奇倍頻附近。根據(jù)電流波形信號以及干擾源的特性,低通濾波器截止頻率設定為10 Hz[3]。

由于FPGA采用直接型FIR數(shù)字濾波器,采用并行算法,需同時考慮濾波效果和FPGA的資源占用問題。若濾波器階數(shù)較小,則濾波器的幅頻響應特性不滿足濾波的條件,濾波效果不理想,會嚴重影響后續(xù)算法的實現(xiàn);若濾波器階數(shù)過高,則會大量消耗FPGA資源,對系統(tǒng)穩(wěn)定性不利。綜合考慮,采用15階低通FIR數(shù)字濾波器。并行乘法器結構如圖3所示。采用Matlab FDA工具分析,濾波器類型FIR,低通,窗函數(shù)為矩形窗,15階偶對稱,截止頻率為10 Hz,采樣頻率為1 000 Hz。濾波器幅頻特性曲線如圖4所示[7]。

【參考文獻】：
期刊論文
[1]高速并行FIR濾波器的FPGA實現(xiàn)[J]. 張維良,張彧,楊再初,楊知行.  系統(tǒng)工程與電子技術. 2009(08)
[2]基于分布式算法的數(shù)字濾波器設計[J]. 魏靈,楊日杰,崔旭濤.  儀器儀表學報. 2008(10)
[3]線性相位FIR數(shù)字濾波器[J]. 李亞奇,張雅綺.  電子測量技術. 2005(06)

碩士論文
[1]基于嵌入式系統(tǒng)的低頻信號頻譜分析及接口設計[D]. 張建宏.哈爾濱工程大學 2012
[2]基于FPGA的高速FIR數(shù)字濾波器設計[D]. 李健.西安理工大學 2008
[3]基于FPGA實現(xiàn)的定點FIR數(shù)字濾波器優(yōu)化設計[D]. 盧鑫.湘潭大學 2007



本文編號：3272112