Qt框架是基于C++的跨平臺(tái)可視化編程框架。本文采用APV25電子學(xué)前端卡、APVDS電子學(xué)數(shù)字化后端板和基于Qt框架的數(shù)據(jù)采集軟件,開(kāi)發(fā)了具有高通道數(shù)、高性能和高集成度的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)可跨平臺(tái)使用并顯示實(shí)時(shí)采樣波形。數(shù)據(jù)采集系統(tǒng)最多可使用16塊APV25前端卡、4個(gè)APVDS,通過(guò)千兆以太網(wǎng)經(jīng)交換機(jī)與計(jì)算機(jī)連接。通過(guò)測(cè)試,該系統(tǒng)可在1 024通道下工作并實(shí)時(shí)顯示采樣波形,傳輸速率可達(dá)715 Mb/s,且測(cè)試中系統(tǒng)能以1.70 kHz的觸發(fā)率在單次觸發(fā)連續(xù)采樣31個(gè)點(diǎn)模式下穩(wěn)定工作。與原系統(tǒng)相比,顯著提高了通道數(shù)量,簡(jiǎn)化了系統(tǒng)操作,提高了測(cè)量的效率與穩(wěn)定性。采集系統(tǒng)未來(lái)可擴(kuò)展通道數(shù)量為2 048,適用于大面積微結(jié)構(gòu)氣體探測(cè)器實(shí)驗(yàn)。 

【文章來(lái)源】：原子能科學(xué)技術(shù). 2020,54(06)北大核心EICSCD

【文章頁(yè)數(shù)】：6 頁(yè)

【部分圖文】：

系統(tǒng)整體結(jié)構(gòu)

APVDS數(shù)字化板采用XC6SLX75 FPGA芯片。FPGA是數(shù)字化后端板的核心,負(fù)責(zé)后端板各子模塊的控制與計(jì)算機(jī)的通信以及對(duì)ADC原始數(shù)據(jù)的處理。在接收到來(lái)自ADC的數(shù)據(jù)后,FPGA內(nèi)部會(huì)先將數(shù)據(jù)由串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù),結(jié)合對(duì)應(yīng)事件的觸發(fā)信息與計(jì)數(shù)信息輸入緩存區(qū),最后由FPGA內(nèi)的千兆全雙工以太網(wǎng)介質(zhì)訪(fǎng)問(wèn)控制層將緩存內(nèi)的數(shù)據(jù)發(fā)送至計(jì)算機(jī)。APVDS數(shù)字化板功能層次如圖2所示。APVDS后端板還有許多其他的功能,包括生成內(nèi)部時(shí)鐘、進(jìn)行信號(hào)電平的轉(zhuǎn)換和控制以太網(wǎng)物理層芯片RTL8211EG等。單個(gè)后端數(shù)字化板已可獨(dú)立對(duì)4塊APV25前端板數(shù)據(jù)進(jìn)行相應(yīng)的處理,且預(yù)留了編程接口與指示燈按鈕以方便硬件調(diào)試與糾錯(cuò)。

GeoAPV軟件整體采取多線(xiàn)程設(shè)計(jì)以實(shí)現(xiàn)大量數(shù)據(jù)的實(shí)時(shí)解析和結(jié)果顯示,軟件設(shè)計(jì)采取模塊化的設(shè)計(jì)思想,整體包含3個(gè)主要模塊:UDP通信模塊、數(shù)據(jù)處理模塊和主用戶(hù)界面,如圖3所示。各模塊之間使用Qt框架內(nèi)的信號(hào)槽結(jié)構(gòu)來(lái)進(jìn)行可控的數(shù)據(jù)傳遞。為兼容現(xiàn)有的數(shù)據(jù)分析腳本,獲取的數(shù)據(jù)將會(huì)以原數(shù)據(jù)結(jié)合采樣方式等信息加以打包并保存。用戶(hù)對(duì)前端卡和后端板的所有各項(xiàng)命令操作均可通過(guò)圖形用戶(hù)界面進(jìn)行,大幅提高了使用效率及易用性。


本文編號(hào)：3108670