【摘要】：新一代托卡馬克裝置放電時(shí)間可達(dá)千秒,積分器是其電磁診斷系統(tǒng)的關(guān)鍵電子設(shè)備之一。為了保證電磁診斷的精確度,需要設(shè)計(jì)能夠長時(shí)間工作的積分器,其應(yīng)該具備高精度、低漂移、良好的實(shí)時(shí)性與電磁兼容性等特點(diǎn)。論文調(diào)研了國內(nèi)外積分器的研究現(xiàn)狀,詳細(xì)分析了積分器的工作原理、實(shí)現(xiàn)形式及存在的問題,設(shè)計(jì)了基于現(xiàn)場可編程門陣列(FPGA)的交替式積分器。以FPGA作為交替式積分器的中央處理器,采用兩路實(shí)時(shí)補(bǔ)償型積分單元對(duì)微分信號(hào)交替積分,由模數(shù)轉(zhuǎn)換器(ADC)將兩路積分單元輸出的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),然后由FPGA完成兩路積分信號(hào)的拼接運(yùn)算,再由數(shù)模轉(zhuǎn)換器(DAC)將有效信號(hào)轉(zhuǎn)換為模擬信號(hào),通過隔離電路將信號(hào)輸出；采用Verilog HDL語言編寫系統(tǒng)程序,通過DSP Builder仿真驗(yàn)證設(shè)計(jì)方案的正確性；從電路板的布局布線等方面來確保電路板的電磁兼容性。2014年春季超導(dǎo)托卡馬克(EAST)裝置的放電試驗(yàn)表明,本交替式積分器能夠很好的實(shí)現(xiàn)兩路積分信號(hào)的拼接,具有良好的穩(wěn)定性和較強(qiáng)的抗電磁干擾能力,滿足托卡馬克裝置的設(shè)計(jì)要求。
【圖文】：

Ｆｉｇ．邋１．１邋Ｐｉｃｋ邋ｕｐ邋ｃｏＵ邋ａｎｄ邋ｔｈｅ邋ａｎａｌｏｇ邋ｉｎ化ｇｒａｋ）ｒ逡逑雖然各種類型的磁探測器的結(jié)構(gòu)與應(yīng)用有很大差異，但是它們都是通過電磁逡逑感應(yīng)原理來實(shí)現(xiàn)信號(hào)檢測的。圖１．１給出了一個(gè)由磁探針與積分器組成的電磁診逡逑斷系統(tǒng)，當(dāng)磁感應(yīng)強(qiáng)度５產(chǎn)生變化時(shí)，穿過磁探針線圈橫截面的磁通量＾也會(huì)發(fā)逡逑生變化，則磁探針輸出的感生電動(dòng)勢Ｅ為［２］：逡逑ｅ邋二邋Ｖｉ邋二邋ＮＡ邋地（１－１）逡逑式中，Ｖ，．為磁探針輸出端的電壓差，ｉＶ為線圈kw數(shù)，為線圈截面面積。為逡逑了得到物理量磁感應(yīng)強(qiáng)度公或者磁通量需要圖１．１中所示的積分器對(duì)Ｖ，進(jìn)逡逑行積分，其輸出為：逡逑—邋ｎａｂ逡逑Ｖ�！澹遥眠姡义掀渲校�？ｃ被稱為積分器的積分時(shí)間常數(shù)。逡逑由于元器件的非理想性會(huì)造成圖１．１所示的模擬積分器的輸出值偏離理想情逡逑況，即產(chǎn)生積分誤差。積分誤差主要包括零點(diǎn)漂移、非線性誤差和電容泄漏誤差。逡逑隨著積分時(shí)間ｔ的延長

在眾多ＦＰＧＡ器件供應(yīng)巧中，Ａｌｔｅｒａ公司的器件Ｗ較高性價(jià)比和豐富的ＥＤＡ（電逡逑子設(shè)計(jì)自動(dòng)化）開發(fā)工具而深受到廣大工程師的青睞。本文選擇Ａｌｔｅｒａ公司Ｃｙｃｌｏｎｅ２逡逑系列ＦＰＧＡ來作為交替式積分器的控制器，其內(nèi)部功能模塊如下圖３．３所示，從圖逡逑中可Ｗ看出它具有豐富的邏輯資源，，包括了乘法器、專用外部存儲(chǔ)器接口電路、逡逑嵌入式存儲(chǔ)器模塊、鎖相環(huán)（ＰＬＬ）及高速差分Ｉ／Ｏ模塊等，完全能滿足本設(shè)計(jì)的逡逑ｑ？＊邋ｆＨｆ＇逡逑卪叟。逡逑Ｈｊ0ｅ？邐涼一＊Ｈ逡逑邐邋＿＿＿—邋？ｕ邋ｍ逡逑ｒ邋ｊ逡逑—邐１—Ｔ邐邐逡逑泌左誠ｉＳ邐＜邐詞逡逑，‘；邋？＇；邐－逡逑、作灄邋Ｉ巧於邐！邋’》■邐Ｊ邋１？季邋ｎ＊逡逑＾邋＊前》姦邋Ａｒｒａｙ邐Ａｎａｙ邐Ａ邋Ａｔｍ逡逑‘邋１逡逑＊＊啦《—＾邋＇－邐邐Ptn逡逑！逡逑ｉｎ邋－、的w>－…之；！”－Ｉｆｌ逡逑圖３．３邋Ｃｙｃｌｏｎｅ］型ＦＰＧＡ器件結(jié)構(gòu)逡逑Ｆｉｇ邋３．３邋Ｓｔｒｕｃｔｕｒｅｓ邋ｏｆ邋ｔｈｅ邋Ｃｙｃ］0ｎｅ２邋ＦＰＧＡ邋ｄｅｖｉｃｅ逡逑１９逡逑
【學(xué)位授予單位】：合肥工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TL631.24

【相似文獻(xiàn)】

相關(guān)期刊論文 前2條

1 吳大為;論組合交替式污水處理新工藝及建廠若干取向[J];建設(shè)科技;2002年07期

2 ;[J];;年期

相關(guān)碩士學(xué)位論文 前1條

1 趙衛(wèi)忠;基于FPGA的交替式積分器設(shè)計(jì)[D];合肥工業(yè)大學(xué);2015年

本文編號(hào)：2607409