數(shù)字處理技術(shù)的發(fā)展對數(shù)據(jù)采集系統(tǒng)的發(fā)展起到了巨大的推動作用,現(xiàn)代武器、航空航天、遙感探測等各種高科技領(lǐng)域更是離不開數(shù)據(jù)采集。隨著ADC和FPGA等芯片設(shè)計生產(chǎn)制造技術(shù)的日益完善,高速數(shù)據(jù)采集日益蓬勃發(fā)展。本文以3GSPS高速數(shù)據(jù)采集卡的設(shè)計與實現(xiàn)為內(nèi)容,介紹了高速數(shù)據(jù)采集卡的設(shè)計方案,以FPGA為核心,完成數(shù)據(jù)的高速采集、存儲和傳輸。通過對比不同廠商的芯片的工作性能,結(jié)合本設(shè)計的主要性能指標(biāo)確定了關(guān)鍵芯片的型號,并詳細(xì)介紹電路設(shè)計中的重點、難點以及注意事項。結(jié)合信號完整性理論的知識說明了在高速PCB設(shè)計過程中的重點和難點,介紹了一些高速PCB的設(shè)計原則,并對一些關(guān)鍵信號線的阻抗控制、消除干擾做了詳細(xì)說明。FPGA是本設(shè)計的核心,控制了系統(tǒng)的時序和邏輯,保證系統(tǒng)能夠平穩(wěn)運行。FPGA控制ADC進行采樣,采樣速率達到了3GSPS,并對ADC的輸出數(shù)據(jù)進行讀取并降速,然后存儲到DDR3中,接著通過USB3.0接口與上位機進行通信,實現(xiàn)數(shù)據(jù)的保存、回放和處理等功能。本文還利用MFC編寫開發(fā)了上位機程序,通過上位機下載USB3.0固件程序配置USB芯片的工作模式、控制ADC采樣,并將數(shù)據(jù)通過US...

【文章頁數(shù)】：72 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 課題來源及研究的背景和意義
    1.2 國內(nèi)外在該方向的研究現(xiàn)狀及分析
        1.2.1 國外研究現(xiàn)狀
        1.2.2 國內(nèi)研究現(xiàn)狀
    1.3 本文主要研究內(nèi)容及結(jié)構(gòu)安排
第2章 高速數(shù)據(jù)采集的相關(guān)原理及方案設(shè)計
    2.1 引言
    2.2 數(shù)據(jù)采集的基本原理及方法
    2.3 信號完整性簡介
        2.3.1 反射
        2.3.2 串?dāng)_
        2.3.3 差分信號
    2.4 電路設(shè)計方案
    2.5 電路主要器件選擇
        2.5.1 高速ADC芯片
        2.5.2 存儲芯片
        2.5.3 FPGA芯片
        2.5.4 數(shù)據(jù)傳輸接口方案
        2.5.5 采樣時鐘方案及芯片選擇
    2.6 本章小結(jié)
第3章 高速采集卡硬件電路設(shè)計與實現(xiàn)
    3.1 引言
    3.2 電路原理圖設(shè)計
        3.2.1 電源網(wǎng)絡(luò)設(shè)計
        3.2.2 FPGA電路
        3.2.3 模擬前端設(shè)計
        3.2.4 AD采集電路
        3.2.5 采樣時鐘電路
        3.2.6 USB電路
        3.2.7 DDR3 存儲電路
        3.2.8 PCI-E電路
    3.3 硬件PCB圖布局及布線
        3.3.1 PCB疊層設(shè)計
        3.3.2 LVDS差分信號走線
        3.3.3 USB芯片布線
        3.3.4 DDR3 布線
    3.4 本章小結(jié)
第4章 軟件實現(xiàn)及電路測試
    4.1 前端采樣電路配置及測試
        4.1.1 采集時鐘程序設(shè)計
        4.1.2 AD工作模式配置
        4.1.3 時鐘測試
        4.1.4 采樣結(jié)果測試
    4.2 USB數(shù)據(jù)傳輸模塊程序開發(fā)及測試
        4.2.1 FPGA端程序設(shè)計
        4.2.2 USB固件程序設(shè)計
        4.2.3 PC端程序設(shè)計
        4.2.4 USB數(shù)據(jù)傳輸測試
    4.3 DDR3 讀寫模塊測試
    4.4 整體測試
        4.4.1 測試程序設(shè)計
        4.4.2 測試結(jié)果
    4.5 本章小結(jié)
結(jié)論
參考文獻
攻讀學(xué)位期間發(fā)表的學(xué)術(shù)論文及其他成果
附錄1 電路實物圖
致謝



本文編號：3829783