近年來(lái),人工智能技術(shù)和物聯(lián)網(wǎng)發(fā)展越來(lái)越迅猛,而作為人工智能技術(shù)的基礎(chǔ)和物聯(lián)網(wǎng)最重要的數(shù)據(jù)接入口,傳感器也越來(lái)越受到國(guó)家和行業(yè)的重視。為了滿足人工智能技術(shù)和物聯(lián)網(wǎng)的需要,傳感器逐漸從過(guò)去單一化漸漸向集成化,微型化,智能化發(fā)展。微處理器帶來(lái)的數(shù)字化革命,也對(duì)傳統(tǒng)傳感器造成沖擊,因此研究集成了微處理器的智能傳感器系統(tǒng)具有重要意義。本文首先闡述了智能傳感器的研究背景和國(guó)內(nèi)外發(fā)展現(xiàn)狀,然后對(duì)傳感器的基本特性進(jìn)行了介紹,分析了集成微處理器的智能傳感器的優(yōu)點(diǎn)。以一款壓力傳感器為例,針對(duì)傳感器輸出受溫度影響的特性,設(shè)計(jì)了一種二段式擬合校準(zhǔn)算法,用于后期集成了微處理器的傳感器系統(tǒng)的驗(yàn)證,實(shí)現(xiàn)其智能化的自校準(zhǔn)。之后以MC8051內(nèi)核為基礎(chǔ),考慮實(shí)際情況作出改進(jìn),采用外接EEPROM(程序存儲(chǔ)器)的方法設(shè)計(jì)完成一款微處理器,并基于UVM方法學(xué)搭建了驗(yàn)證平臺(tái)進(jìn)行驗(yàn)證。另外,對(duì)完成的8051微處理器做Modelsim仿真,并在FPGA上實(shí)現(xiàn)簡(jiǎn)單功能性驗(yàn)證。針對(duì)一款溫度傳感器和一款壓力傳感器,以FPGA為基礎(chǔ)完成微處理器和傳感器的結(jié)合,分別搭建傳感器系統(tǒng)。最后在SMIC0.18μm CMOS工藝下,對(duì)所設(shè)計(jì)改進(jìn)的...

【文章頁(yè)數(shù)】：82 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
中文摘要
ABSTRACT
第一章 引言
    1.1 研究背景與意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
        1.2.1 智能傳感器國(guó)內(nèi)外發(fā)展現(xiàn)狀
        1.2.2 驗(yàn)證方法國(guó)內(nèi)外研究現(xiàn)狀
    1.3 研究的內(nèi)容成果和創(chuàng)新性
    1.4 論文組織結(jié)構(gòu)
第二章 傳感器的基本原理和校準(zhǔn)算法設(shè)計(jì)
    2.1 傳感器的基本概念
    2.2 傳感器的溫度特性
        2.2.1 零點(diǎn)漂移
        2.2.2 靈敏度漂移
        2.2.3 非線性誤差
    2.3 智能傳感器
    2.4 校準(zhǔn)算法設(shè)計(jì)與MATLAB實(shí)現(xiàn)
        2.4.1 校準(zhǔn)算法模型的基本原理
            2.4.1.1 最小二乘法多項(xiàng)式擬合
            2.4.1.2 牛頓插值原理
            2.4.1.3 三次樣條插值
            2.4.1.4 校準(zhǔn)算法模型構(gòu)建
    2.5 本章小結(jié)
第三章 8051微處理器設(shè)計(jì)及UVM驗(yàn)證
    3.1 8051MCU發(fā)展歷程
    3.2 8051內(nèi)核架構(gòu)
    3.3 ROM芯片選型
    3.4 微處理器MCU搭建
    3.5 微處理器指令集
    3.6 UVM驗(yàn)證
        3.6.1 System Verilog語(yǔ)言與UVM方法學(xué)
        3.6.2 UVM標(biāo)準(zhǔn)類庫(kù)
        3.6.3 Phase機(jī)制
        3.6.4 TLM通信機(jī)制
        3.6.5 UVM驗(yàn)證平臺(tái)的搭建
        3.6.6 仿真驗(yàn)證與結(jié)果
    3.7 本章小結(jié)
第四章 傳感器系統(tǒng)的研究與驗(yàn)證
    4.1 微處理器功能和時(shí)序仿真
    4.2 微處理器的FPGA板級(jí)驗(yàn)證
    4.3 DS18b20溫度傳感器系統(tǒng)研究
    4.4 壓力傳感器自校準(zhǔn)系統(tǒng)實(shí)現(xiàn)與數(shù)據(jù)分析
    4.5 本章小結(jié)
第五章 8051微處理器的邏輯綜合與版圖生成
    5.1 RAM IP核生成
    5.2 邏輯綜合
    5.3 后端版圖生成
        5.3.1 布圖布局
            5.3.1.1 I/O擺放以及標(biāo)準(zhǔn)單元放置
            5.3.1.2 電源規(guī)劃
        5.3.2 時(shí)鐘樹(shù)綜合
        5.3.3 布線
        5.3.4 數(shù)據(jù)輸出
        5.3.5 流片
    5.4 本章小結(jié)
結(jié)論
參考文獻(xiàn)
致謝
個(gè)人簡(jiǎn)歷、在學(xué)期間的研究成果及發(fā)表的學(xué)術(shù)論文



本文編號(hào)：3746655