隨著通信技術(shù)與計(jì)算機(jī)技術(shù)的不斷發(fā)展,信息化成為整個(gè)社會(huì)的發(fā)展趨勢(shì),信息安全變得尤為重要。為提高數(shù)據(jù)傳輸?shù)陌踩耘c時(shí)效性,基于FPGA實(shí)現(xiàn)密碼算法成為了目前的研究熱點(diǎn)。由于算法不斷優(yōu)化,數(shù)據(jù)處理速度要求不斷提高,FPGA需要使用更多的邏輯資源來滿足相應(yīng)技術(shù)指標(biāo)。同時(shí)為了針對(duì)不同的應(yīng)用環(huán)境與更高的安全性,需要加解密系統(tǒng)能夠采用不同的密碼算法對(duì)數(shù)據(jù)進(jìn)行處理,但是在同一片上實(shí)現(xiàn)多種算法會(huì)使邏輯資源消耗進(jìn)一步增加,資源利用率與系統(tǒng)靈活性降低。針對(duì)上述問題,本課題對(duì)FPGA實(shí)現(xiàn)密碼算法時(shí)存在的數(shù)據(jù)處理速度與資源消耗優(yōu)化平衡問題進(jìn)行研究,同時(shí)基于FPGA與ARM處理器,研究動(dòng)態(tài)可重構(gòu)技術(shù)的實(shí)現(xiàn)方法,設(shè)計(jì)動(dòng)態(tài)可重構(gòu)控制平臺(tái),并將控制平臺(tái)與多種算法相結(jié)合,形成多算法可重構(gòu)加解密系統(tǒng)。主要研究?jī)?nèi)容如下:首先選定3DES、AES、RSA三種密碼算法作為系統(tǒng)搭載的核心算法,并且為了優(yōu)化平衡數(shù)據(jù)處理速度與資源消耗兩項(xiàng)技術(shù)指標(biāo),針對(duì)算法的變換步驟以及處理函數(shù)進(jìn)行優(yōu)化設(shè)計(jì),降低各個(gè)步驟實(shí)現(xiàn)時(shí)的資源消耗,同時(shí)對(duì)算法的數(shù)據(jù)處理結(jié)構(gòu)及流程進(jìn)行優(yōu)化,設(shè)計(jì)多種結(jié)構(gòu)進(jìn)行對(duì)比分析,以最適合的設(shè)計(jì)方案獲得更快的數(shù)據(jù)處理速度,優(yōu)化處... 

【文章來源】：哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校

【文章頁數(shù)】：70 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

DES算法整體結(jié)構(gòu)圖

圖 2-2 AES-128 加密/解密整體結(jié)構(gòu)圖2.3.2AES 算法的基本步驟字節(jié)置換是 AES 算法迭代過程中唯一的非線性運(yùn)算，該運(yùn)算以字節(jié)為單位在有限域 GF(28)上進(jìn)行，加密時(shí)主要由以下兩步組成[36]：（1）在 GF(28)域上對(duì)每個(gè)字節(jié)求其乘法逆；（2）對(duì)乘法逆的結(jié)果進(jìn)行仿射變換，將字節(jié)表示為(b7,b6,b5,b4,b3,b2,b1,b0)，變換過程可由式(2-1)表示。'00'11'22'33'44'55'66'771 0 0 0 1 1 1 1 11 1 0 0 0 1 1 1 11 1 1 0 0 0 1 1 01 1 1 1 0 0 0 1 01 1 1 1 1 0 0 0 00 1 1 1 1 1 0 0 10 0 1 1 1 1 1 0 10 0 0 1 1 1 1 1 0=bbbbbbbbbbbbbbbb (2-1

哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文用在求解模線性方程及方程組中。模反元素存在整數(shù) a 和 n，兩者互質(zhì)，如果 a 與 n 滿足式(2-9)。ab 1(mod n) b 為 a 的模反元素。式(2-9)等價(jià)于式(2-10)。ab 1 kn ab kn 1 a 和 n 互質(zhì)，所以 gcd(a, n)=1，則根據(jù)貝祖等式，式(2-10)可化ax ny 1據(jù)擴(kuò)展歐幾里得算法將式 2-11 中（x,y）解出來，x 就是 a 的模A 算法的原理S 算法和 3DES 算法中，都運(yùn)用了多輪迭代和替代置換的運(yùn)算本原理是基于對(duì)極大整數(shù)難以進(jìn)行因數(shù)分解的困難性[38]。結(jié)生成公鑰和私鑰，并以此為基礎(chǔ)對(duì)明文或密文進(jìn)行模冪運(yùn)算文或明文，其中密鑰生成過程如圖 2-3 所示[39]。

【參考文獻(xiàn)】：
期刊論文
[1]基于Zynq的AXI總線數(shù)據(jù)傳輸軟件優(yōu)化[J]. 吳汶泰,詹璨銘.  通信技術(shù). 2017(07)
[2]動(dòng)態(tài)可重構(gòu)穿戴計(jì)算機(jī)軟件平臺(tái)研究[J]. 吳宗卓.  自動(dòng)化與儀器儀表. 2017(06)
[3]RSA加密解密算法的分析與實(shí)現(xiàn)[J]. 楊奕成.  通訊世界. 2017(02)
[4]可重構(gòu)密碼流體系結(jié)構(gòu)模擬器設(shè)計(jì)與實(shí)現(xiàn)[J]. 王壽成,嚴(yán)迎建,徐進(jìn)輝,李功麗,朱玉飛.  計(jì)算機(jī)工程與設(shè)計(jì). 2016(11)
[5]RSA算法的研究和改進(jìn)[J]. 陳春玲,齊年強(qiáng),余瀚.  計(jì)算機(jī)技術(shù)與發(fā)展. 2016(08)
[6]基于FPGA的高性能3DES算法實(shí)現(xiàn)[J]. 朱欣欣,李樹國.  微電子學(xué)與計(jì)算機(jī). 2015(09)
[7]密鑰可配置的高速3DES芯片設(shè)計(jì)[J]. 陳志陽,陳傳東,施隆照.  微電子學(xué). 2015(03)
[8]一種基于流處理框架的可重構(gòu)分簇式分組密碼處理結(jié)構(gòu)模型[J]. 陳韜,羅興國,李校南,李偉.  電子與信息學(xué)報(bào). 2014(12)
[9]可重構(gòu)分簇式分組密碼處理架構(gòu)[J]. 李校南,王雪瑞,戴紫彬,紀(jì)祥君.  計(jì)算機(jī)應(yīng)用與軟件. 2014(01)
[10]DES和SM4算法的可重構(gòu)研究與實(shí)現(xiàn)[J]. 吳筱,郭培源,何多多.  計(jì)算機(jī)應(yīng)用研究. 2014(03)



本文編號(hào)：3475481