集成電路技術(shù)在摩爾定律驅(qū)動(dòng)下的迅速發(fā)展,讓基于CMOS工藝的圖像傳感器分辨率大幅度提升,輸出圖像質(zhì)量不斷變高,數(shù)據(jù)量急劇增長(zhǎng)。成熟的數(shù)據(jù)采集系統(tǒng)的接口大多數(shù)為PCI、IEEE1394、PXI、USB2.0等,這些接口逐漸體現(xiàn)出傳輸速率低,便攜性差等缺點(diǎn),慢慢失去通用性。為實(shí)現(xiàn)大數(shù)據(jù)量的快速采集和傳送,設(shè)計(jì)了一種基于USB3.0接口的圖像數(shù)據(jù)采集系統(tǒng)。在系統(tǒng)設(shè)計(jì)中為降低模塊間的耦合性,運(yùn)用TOP-DOWN設(shè)計(jì)模式,按照功能從頂層開始劃分模塊。為了保證設(shè)計(jì)的可靠性,減少代碼的冗余,功能模塊的設(shè)計(jì)盡可能的利用知識(shí)產(chǎn)權(quán)核。根據(jù)模塊的差異性使用不同的設(shè)計(jì)思想,圖像傳感器配置上應(yīng)用了片上系統(tǒng);存儲(chǔ)上采用了乒乓操作;傳輸中涉及了有限狀態(tài)機(jī)。為改進(jìn)傳統(tǒng)的圖像傳感器的配置方式,使用C++和Verilog HDL混合編程的思路,不僅增強(qiáng)了設(shè)計(jì)能力還增強(qiáng)了系統(tǒng)在線調(diào)試能力。為改變DDR2存儲(chǔ)器的操作方式,對(duì)其控制器進(jìn)行進(jìn)一步封裝,簡(jiǎn)化接口數(shù)量和使用難度。系統(tǒng)設(shè)計(jì)完成后,采用了回環(huán)測(cè)試驗(yàn)證了USB模塊的可靠性,采用流模式測(cè)試驗(yàn)證了USB接口的有效性。然后用FPGA模擬數(shù)據(jù)源,驗(yàn)證系統(tǒng)FPGA和USB架構(gòu)的可行... 

【文章來源】：長(zhǎng)春理工大學(xué)吉林省

【文章頁(yè)數(shù)】：58 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

系統(tǒng)框圖

還不能進(jìn)行數(shù)字化處理。因而電信號(hào)還要經(jīng)過提高增益、濾除干擾/數(shù)字轉(zhuǎn)換等一系列的處理，轉(zhuǎn)變成計(jì)算機(jī)能處理的數(shù)據(jù)。圖像數(shù)字化處理會(huì)出現(xiàn)信息的損失，這是采樣和量化過程中不可避免的，但是保留的圖像為我們所利用。CIS 的結(jié)構(gòu)如圖 2.2 所示，由感光像素陣列電路、行列選擇電路、電荷增益模擬數(shù)字轉(zhuǎn)換電路等組成。排列有序的像素（Pixel）單元組成感光陣列，照強(qiáng)度。當(dāng)光線照射到像素單元時(shí)，通過光電二極管（Photodiode）產(chǎn)生并成電流，光照強(qiáng)度越強(qiáng)產(chǎn)生的電流就越大，然后由電容轉(zhuǎn)換成電壓值。在擇對(duì)某一行或幾行中的像素信號(hào)進(jìn)行采集，由列控制器選擇輸出對(duì)應(yīng)行的，再通過放大電路加強(qiáng)微弱信號(hào)的增益，經(jīng)過 ADC（模數(shù)轉(zhuǎn)換，Analog toverter）電路輸出數(shù)字信號(hào)。感光陣列中的每一個(gè)像素都可以單獨(dú)處理，還固定區(qū)域的像素輸出，這展現(xiàn)出了 CIS 的靈活性，為后期的信號(hào)處理提供了

時(shí)序產(chǎn)生與系統(tǒng)控制邏輯（Timing generator and System control logic）等組成，支持 DVP和 MIPI 兩種輸出接口，可以在 2592*1944 的分辨率(500 萬像素)下以每秒 15 幀的速度運(yùn)行。內(nèi)部還嵌入了一個(gè)微控制器，可以與自動(dòng)對(duì)焦引擎和可編程通用 I/O 模塊(GPIO)進(jìn)行連接，控制外部自動(dòng)對(duì)焦。為了識(shí)別和存儲(chǔ)的目的，OV5640 還包括一個(gè)一次性可編程(OTP)內(nèi)存。

【參考文獻(xiàn)】：
期刊論文
[1]CCD與CMOS圖像傳感器的現(xiàn)狀及發(fā)展趨勢(shì)[J]. 馬精格.  電子技術(shù)與軟件工程. 2017(13)
[2]基于FPGA和USB3.0的通用數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)[J]. 匡鵬,劉沖,王永綱.  微型機(jī)與應(yīng)用. 2017(07)
[3]PCI及USB 3.0在高速數(shù)據(jù)傳輸系統(tǒng)中的應(yīng)用研究[J]. 石永亮,秦麗,張會(huì)新,劉文怡,樊劉華.  現(xiàn)代電子技術(shù). 2016(08)
[4]基于FPGA實(shí)現(xiàn)OmniVision圖像傳感器的SCCB總線協(xié)議[J]. 王水魚,王欣.  微型機(jī)與應(yīng)用. 2015(20)
[5]高速數(shù)據(jù)采集系統(tǒng)中USB3.0數(shù)據(jù)傳輸接口設(shè)計(jì)[J]. 楊少博,裴東興,岳孝忠.  電子器件. 2015(04)
[6]基于USB3.0接口高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[J]. 岳孝忠,裴東興,王健.  電子器件. 2015(01)
[7]基于USB3.0協(xié)議的PC與FPGA通信系統(tǒng)的設(shè)計(jì)[J]. 楊翠翠,朱向東,李帆.  電子科技. 2014(10)
[8]基于USB3.0的圖像采集系統(tǒng)硬件設(shè)計(jì)[J]. 楊晶菁,張浩.  微型機(jī)與應(yīng)用. 2014(17)
[9]基于USB3.0設(shè)備控制器的固件設(shè)計(jì)[J]. 張聰,張濤.  電子器件. 2013(03)
[10]USB3.0協(xié)議分析與框架設(shè)計(jì)[J]. 索曉杰,翟正軍,姜紅梅.  計(jì)算機(jī)測(cè)量與控制. 2012(08)

碩士論文
[1]基于USB3.0與FPGA的圖像采集處理系統(tǒng)研究[D]. 陳爍.深圳大學(xué) 2017
[2]基于FPGA和USB3.0的超高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[D]. 溫建飛.中北大學(xué) 2016
[3]CMOS圖像傳感器測(cè)試平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 張克寒.大連理工大學(xué) 2016
[4]USB3.0高速實(shí)時(shí)數(shù)據(jù)采集與記錄系統(tǒng)硬件設(shè)計(jì)[D]. 王早.電子科技大學(xué) 2016
[5]基于USB3.0的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[D]. 顏航天.華中科技大學(xué) 2016
[6]基于FPGA和USB3.0的高速CMOS圖像數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[D]. 趙健博.吉林大學(xué) 2015
[7]基于USB3.0的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[D]. 謝秀峰.中北大學(xué) 2015
[8]基于FPGA的DDR2 SDRAM控制器設(shè)計(jì)[D]. 譚燕林.東南大學(xué) 2016
[9]基于USB3.0高分辨率攝像頭圖像采集系統(tǒng)設(shè)計(jì)[D]. 段建波.寧波大學(xué) 2014
[10]基于USB3.0的數(shù)據(jù)采集模塊硬件設(shè)計(jì)[D]. 陳建.電子科技大學(xué) 2014



本文編號(hào)：3353935