近年來,隨著人工智能時代的到來,汽車自動駕駛技術(shù)得到了飛速發(fā)展。無人送貨等小型自動駕駛車輛亦逐漸普及,該類車輛體積小、攜帶能源有限,在其交通標志識別系統(tǒng)中通常存在兩類問題。若使用通用CPU、GPU計算架構(gòu)的硬件平臺,存在功耗高影響車輛續(xù)航能力的問題;若使用低功耗的嵌入式CPU,功耗雖低但處理能力差,無法滿足系統(tǒng)實時處理圖像數(shù)據(jù)的需求。為了解決上述問題,本文基于嵌入式CPU+FPGA的異構(gòu)計算架構(gòu)設計并實現(xiàn)了一種新的交通標志識別系統(tǒng)。該系統(tǒng)由交通標志分割子系統(tǒng)和交通標志內(nèi)容識別子系統(tǒng)兩個子系統(tǒng)級聯(lián)而成。交通標志分割子系統(tǒng)使用顏色閾值將交通標志從整體圖像中分割出來,交通標志識別子系統(tǒng)使用Lenet-5卷積神經(jīng)網(wǎng)絡對分割后的交通標志圖像進行識別。交通標志分割子系統(tǒng)使用FPGA對顏色閾值分割算法中的色域空間轉(zhuǎn)換,以及模糊、膨脹、腐蝕等算法進行并行化和流水線化設計,實現(xiàn)了加速。交通標志內(nèi)容識別子系統(tǒng)使用FPGA對卷積神經(jīng)網(wǎng)絡不同卷積核之間的計算進行了并行化,將卷積層和池化層之間設計為流水線結(jié)構(gòu),從而實現(xiàn)了系統(tǒng)的加速。最終,系統(tǒng)以低于6w的總功耗,實現(xiàn)了從30fps的視頻流中實時識別國內(nèi)紅藍底色交... 

【文章來源】：北京郵電大學北京市 211工程院校 教育部直屬院校

【文章頁數(shù)】：98 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 課題研究背景及意義
    1.2 國內(nèi)外研究現(xiàn)狀
    1.3 研究內(nèi)容
    1.4 論文章節(jié)安排
第二章 相關(guān)技術(shù)介紹
    2.1 硬件平臺介紹
        2.1.1 ZedBoard
        2.1.2 Nexys4DDR
    2.2 圖像處理相關(guān)技術(shù)
        2.2.1 交通標志數(shù)據(jù)庫GTSRB
HSV轉(zhuǎn)換)">        2.2.2 圖像色彩空間(RGB->HSV轉(zhuǎn)換)
        2.2.3 圖像處理技術(shù)
    2.3 卷積神經(jīng)網(wǎng)絡
    2.4 FPGA硬件加速技術(shù)
    2.5 定點數(shù)運算
    2.6 本章小結(jié)
第三章 交通標志牌識別系統(tǒng)的需求分析與系統(tǒng)設計
    3.1 需求分析與設計目標
        3.1.1 需求分析
        3.1.2 需求目標
    3.2 交通標志識別系統(tǒng)架構(gòu)設計
        3.2.1 交通標志識別系統(tǒng)結(jié)構(gòu)設計
        3.2.2 交通標志識別系統(tǒng)算法流程
        3.2.3 交通標志識別系統(tǒng)硬件結(jié)構(gòu)設計
    3.3 交通標志分割子系統(tǒng)設計
        3.3.1 交通標志分割算法流程
        3.3.2 使用FPGA對交通標志分割算法加速
        3.3.3 交通標志分割子系統(tǒng)軟硬件設計
    3.4 交通標志內(nèi)容識別子系統(tǒng)設計
        3.4.1 交通標志內(nèi)容識別軟件算法
        3.4.2 使用FPGA對卷積神經(jīng)網(wǎng)絡加速的分析
        3.4.3 交通標志內(nèi)容識別子系統(tǒng)硬件設計
    3.5 本章小結(jié)
第四章 交通標志牌識別系統(tǒng)實現(xiàn)
    4.1 系統(tǒng)平臺簡介
        4.1.1 系統(tǒng)硬件資源
        4.1.2 ZedBoard軟硬件系統(tǒng)的搭建過程
        4.1.3 ZedBoard軟硬件系統(tǒng)基礎(chǔ)實現(xiàn)
    4.2 交通標志分割子系統(tǒng)軟硬件系統(tǒng)實現(xiàn)
        4.2.1 交通標志分割子系統(tǒng)軟件實現(xiàn)
        4.2.2 預處理硬件實現(xiàn)
        4.2.3 交通標志分割子系統(tǒng)加速性能分析
        4.2.4 中間級聯(lián)傳輸部分硬件實現(xiàn)
    4.3 路標識別子系統(tǒng)的硬件的實現(xiàn)
        4.3.1 定點數(shù)加法部件實現(xiàn)
        4.3.2 內(nèi)積運算部件實現(xiàn)
        4.3.3 地址生成部件實現(xiàn)
        4.3.4 參數(shù)存儲部件的實現(xiàn)
        4.3.5 層間緩存部件實現(xiàn)
        4.3.6 卷積池化層的實現(xiàn)
        4.3.7 全連接層實現(xiàn)
        4.3.8 整體系統(tǒng)硬件實現(xiàn)
        4.3.9 卷積神經(jīng)網(wǎng)絡加速性能分析
    4.4 本章小結(jié)
第五章 系統(tǒng)測試
    5.1 系統(tǒng)測試環(huán)境及搭建
        5.1.1 測試環(huán)境
        5.1.2 測試準備
        5.1.3 測試數(shù)據(jù)的構(gòu)建
    5.2 交通標志分割子系統(tǒng)測試
        5.2.1 測試流程
        5.2.2 測試結(jié)果及分析
    5.3 交通標志識別子系統(tǒng)測試
        5.3.1 內(nèi)積計算部件測試
        5.3.2 交通標志識別子系統(tǒng)神經(jīng)網(wǎng)絡各層仿真測試
        5.3.3 交通標志識別子系統(tǒng)總體仿真測試
    5.4 系統(tǒng)總體測試
    5.5 系統(tǒng)性能及功耗對比
        5.4.1 交通標志分割子性能對比
        5.4.2 交通標志識別子系統(tǒng)功耗對比
        5.4.3 整體系統(tǒng)性能功耗
    5.6 本章小結(jié)
第六章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
參考文獻
致謝
攻讀學位期間發(fā)表的學術(shù)論文目錄


【參考文獻】：
期刊論文
[1]深度學習FPGA加速器的進展與趨勢[J]. 吳艷霞,梁楷,劉穎,崔慧敏.  計算機學報. 2019(11)
[2]基于FPGA的卷積神經(jīng)網(wǎng)絡并行加速結(jié)構(gòu)設計[J]. 劉志成,祝永新,汪輝,田犁,封松林.  微電子學與計算機. 2018(10)
[3]一種基于FPGA的卷積神經(jīng)網(wǎng)絡加速器的設計與實現(xiàn)[J]. 張榜,來金梅.  復旦學報(自然科學版). 2018(02)
[4]基于FPGA的卷積神經(jīng)網(wǎng)絡的實現(xiàn)[J]. 李嘉輝,蔡述庭,陳學松,熊曉明.  自動化與信息工程. 2018(01)
[5]卷積神經(jīng)網(wǎng)絡的FPGA并行加速方案設計[J]. 方睿,劉加賀,薛志輝,楊廣文.  計算機工程與應用. 2015(08)

博士論文
[1]基于FPGA的卷積神經(jīng)網(wǎng)絡并行結(jié)構(gòu)研究[D]. 陸志堅.哈爾濱工程大學 2013

碩士論文
[1]基于異構(gòu)處理器的深度卷積神經(jīng)網(wǎng)絡加速系統(tǒng)設計與實現(xiàn)[D]. 姜典坤.北京交通大學 2018
[2]基于FPGA的目標檢測算法加速與實現(xiàn)[D]. 吳晉.北京交通大學 2018
[3]基于FPGA的卷積神經(jīng)網(wǎng)絡加速方法研究及實現(xiàn)[D]. 仇越.江南大學 2018
[4]神經(jīng)網(wǎng)絡圖像壓縮算法的FPGA實現(xiàn)研究[D]. 賈祖琛.西安電子科技大學 2018
[5]基于FPGA的卷積神經(jīng)網(wǎng)絡并行加速體系架構(gòu)的研究[D]. 殷偉.西安電子科技大學 2018
[6]一種高性能CNN專用卷積加速器的設計與實現(xiàn)[D]. 鮑賢亮.南京大學 2018
[7]全連接神經(jīng)網(wǎng)絡在FPGA上的實現(xiàn)與優(yōu)化[D]. 周鑫.中國科學技術(shù)大學 2018
[8]卷積神經(jīng)網(wǎng)絡加速器的實現(xiàn)與優(yōu)化[D]. 孫凡.中國科學技術(shù)大學 2018
[9]基于Zynq的深度學習圖像分類識別系統(tǒng)的設計[D]. 黃偉杰.廣東工業(yè)大學 2018
[10]基于FPGA平臺的深度學習應用研究[D]. 董振興.西安電子科技大學 2018



本文編號：3202531