數(shù)字溫度傳感器（DTS）是一種將溫度實(shí)時(shí)轉(zhuǎn)化為可讀取式二進(jìn)制編碼的電路。數(shù)字溫度傳感器在集成電路芯片溫度監(jiān)測中起著至關(guān)重要的作用,能夠預(yù)防高溫對(duì)芯片造成不可逆轉(zhuǎn)的損壞。近年來,隨著大規(guī)模集成電路的飛速發(fā)展與制造工藝的日趨精進(jìn),溫度傳感器的精度越來越高,商業(yè)應(yīng)用越來越廣泛。然而在手機(jī)芯片應(yīng)用中,當(dāng)前的溫度傳感器能滿足高精度要求,但是由于芯片內(nèi)部溫度變化非�？焖伲�50μs/℃）,不能滿足實(shí)時(shí)檢測要求,因此實(shí)時(shí)獲取準(zhǔn)確的溫度數(shù)值是溫度傳感器芯片亟待解決的關(guān)鍵問題,實(shí)現(xiàn)實(shí)時(shí)性和準(zhǔn)確性兼具的DTS電路結(jié)構(gòu)是十分必要的。本文針對(duì)高精度和高實(shí)時(shí)性的應(yīng)用需求,基于22nm FinFET的先進(jìn)工藝技術(shù),開展了數(shù)字溫度傳感器的電路設(shè)計(jì)和版圖設(shè)計(jì)工作。本文首先實(shí)現(xiàn)了帶隙基準(zhǔn)和sigma-delta ADC兩個(gè)關(guān)鍵模塊,然后從頂層電路方面提升相關(guān)性能。為了實(shí)現(xiàn)DTS的高精度性能,研究中首先選取了電阻高階補(bǔ)償?shù)膸痘鶞?zhǔn)電路結(jié)構(gòu),和可覆蓋電壓值變化范圍的電阻調(diào)節(jié)電路,其次選用改進(jìn)比較器輸出電阻的一階sigma-delta ADC結(jié)構(gòu),最后引入了參數(shù)offset和參數(shù)slope以修正溫度公式。同時(shí)為了兼顧高速度實(shí)時(shí)... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：90 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號(hào)對(duì)照表
縮略語對(duì)照表
第一章 緒論
    1.1 研究背景及意義
    1.2 國內(nèi)外研究發(fā)展現(xiàn)狀
    1.3 論文結(jié)構(gòu)
第二章 DTS概述
    2.1 DTS原理及主要參數(shù)
    2.2 帶隙基準(zhǔn)電路模塊
        2.2.1 帶隙基準(zhǔn)基本結(jié)構(gòu)
        2.2.2 帶隙基準(zhǔn)研究方向
    2.3 ADC模塊
        2.3.1 ADC分類及原理
        2.3.2 一階sigma-delta ADC調(diào)制器
    2.4 本章小結(jié)
第三章 高精度實(shí)時(shí)性DTS關(guān)鍵模塊設(shè)計(jì)
    3.1 高精度帶隙基準(zhǔn)電路模塊設(shè)計(jì)
        3.1.1 帶隙基準(zhǔn)電路結(jié)構(gòu)
        3.1.2 電阻補(bǔ)償高階溫度系數(shù)
        3.1.3 高增益運(yùn)算放大器
        3.1.4 高精度可調(diào)節(jié)電阻電路
        3.1.5 BJT數(shù)目匹配
    3.2 一階sigma-delta ADC模塊設(shè)計(jì)
        3.2.1 sigma-delta ADC電路
        3.2.2 兩相非重疊時(shí)鐘
        3.2.3 高精度比較器設(shè)計(jì)
        3.2.4 實(shí)時(shí)性能數(shù)字計(jì)數(shù)器
    3.3 實(shí)時(shí)性能自我校準(zhǔn)電路
    3.4 本章小結(jié)
第四章 基于先進(jìn)工藝DTS設(shè)計(jì)
    4.1 FinFET先進(jìn)工藝
        4.1.1 FinFET結(jié)構(gòu)
        4.1.2 先進(jìn)與傳統(tǒng)工藝對(duì)比
    4.2 DTS頂層電路設(shè)計(jì)
        4.2.1 頂層電路結(jié)構(gòu)
        4.2.2 溫度公式修正
    4.3 低功耗控制模式
        4.3.1 時(shí)鐘分頻模式
        4.3.2 測試模式
    4.4 版圖設(shè)計(jì)
    4.5 本章小結(jié)
第五章 DTS仿真及測試結(jié)果分析
    5.1 高精度實(shí)時(shí)性仿真驗(yàn)證
        5.1.1 帶隙基準(zhǔn)和ADC仿真驗(yàn)證
        5.1.2 頂層電路高精度實(shí)時(shí)性驗(yàn)證
        5.1.3 功耗仿真驗(yàn)證
    5.2 可靠性驗(yàn)證
        5.2.1 RV驗(yàn)證
        5.2.2 EOS及 Aging驗(yàn)證
    5.3 流片測試結(jié)果
    5.4 工程應(yīng)用產(chǎn)品對(duì)比
    5.5 本章小結(jié)
第六章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
參考文獻(xiàn)
致謝
作者簡介


【參考文獻(xiàn)】：
期刊論文
[1]Curvature Compensated CMOS Bandgap Reference with Novel Process Variation Calibration Technique[J]. Jiancheng Zhang,Mao Ye,Yiqiang Zhao,Gongyuan Zhao.  Journal of Beijing Institute of Technology. 2018(02)
[2]A 14b 250MSps Pipelined ADC with Digital Self-calibration in 0.18μm CMOS Process[J]. LIU Haitao,WU Junjie,ZHANG Lizheng,DENG Qing,SUN Jie.  Chinese Journal of Electronics. 2018(03)



本文編號(hào)：2963405