本文關(guān)鍵詞：基于FPGA和USB3.0的超高速數(shù)據(jù)采集系統(tǒng)設(shè)計，由筆耕文化傳播整理發(fā)布。

【摘要】：數(shù)據(jù)采集系統(tǒng)是信息系統(tǒng)中不可缺少重要組成部分,也是數(shù)字信號處理與分析的基礎(chǔ),已被廣泛應(yīng)用于雷達、通信、物聯(lián)網(wǎng)和遙測遙感等領(lǐng)域。為了能夠滿足雷達系統(tǒng)實時監(jiān)測的需求,本文提出了由高速ADC芯片、高性能FPGA和USB3.0接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計方案和實現(xiàn)方法。將FPGA作為系統(tǒng)的核心控制器,實現(xiàn)數(shù)據(jù)的采集、緩存以及外設(shè)的驅(qū)動;脫離了CPU指令控制,數(shù)據(jù)的采集傳輸采用全硬件的操作方式,使系統(tǒng)更加高速,USB3.0作為數(shù)據(jù)傳輸接口,保證了數(shù)據(jù)的高速穩(wěn)定傳輸。論文首先分析了現(xiàn)階段國內(nèi)外高速數(shù)據(jù)采集系統(tǒng)的架構(gòu)和接口,針對其硬件結(jié)構(gòu)冗余和接口靈活性較差的缺點,提出了研究FPGA和USB3.0超高速數(shù)據(jù)采集系統(tǒng)的必要性和重大意義;隨后詳細(xì)介紹了超高速數(shù)據(jù)采集系統(tǒng)中ADC、FPGA、DDR2和USBS3.0接口硬件設(shè)計關(guān)鍵技術(shù),討論了高速電路設(shè)計中要考慮的布局布線、電磁兼容性、信號完整性要求;在FPGA邏輯設(shè)計中總體概述系統(tǒng)架構(gòu),并詳述了流水線式數(shù)據(jù)處理方式、DDR2緩存機制和Cypress公司的FX3芯片的驅(qū)動方式;然后介紹了FX3芯片固件程序、驅(qū)動程序和上位機軟件的設(shè)計。最后在實驗室環(huán)境下,對各通道、多模式條件下進行數(shù)據(jù)采集和分析,試驗結(jié)果表明,該數(shù)據(jù)采集系統(tǒng)各通道無串?dāng)_現(xiàn)象,大數(shù)據(jù)量定點傳輸和連續(xù)傳輸時,無數(shù)據(jù)的誤碼和丟失,數(shù)據(jù)傳輸速度可達255.28 MByte/s。超高速數(shù)據(jù)采集系統(tǒng)采用高速ADC+FPGA+USB3.0方案,保證了系統(tǒng)的高速性和接口的靈活性。
【關(guān)鍵詞】：數(shù)據(jù)采集 便攜 超高速 流水線 FPGA和USB3.0
【學(xué)位授予單位】：中北大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TP274.2
【目錄】：

• 摘要4-5
• abstract5-11
• 1 引言11-17
• 1.1 課題研究的背景和意義11-13
• 1.2 國內(nèi)外發(fā)展現(xiàn)狀13-14
• 1.2.1 國外發(fā)展現(xiàn)狀13
• 1.2.2 國內(nèi)研究現(xiàn)狀13-14
• 1.2.3 存在的問題14
• 1.3 本文的主要工作和組織結(jié)構(gòu)14-17
• 1.3.1 本文的主要工作14-16
• 1.3.2 本論文的組織結(jié)構(gòu)16-17
• 2 系統(tǒng)相關(guān)技術(shù)及總體設(shè)計方案17-29
• 2.1 信號采樣相關(guān)理論及ADC技術(shù)介紹17-19
• 2.1.1 信號采樣理論17-18
• 2.1.2 ADC采樣原理18-19
• 2.2 FPGA技術(shù)介紹19-22
• 2.2.1 FPGA簡介19-20
• 2.2.2 FPGA的原理20-21
• 2.2.3 FPGA的片上資源21
• 2.2.4 SignalTap II邏輯分析儀21-22
• 2.3 DDR2技術(shù)介紹22-24
• 2.3.1 DDR2 SDRAM工作原理22-23
• 2.3.2 DDR2 SDRAM特性23-24
• 2.4 USB3.0 總線技術(shù)24-26
• 2.4.1 USB協(xié)議介紹24
• 2.4.2 USB3.0 與USB2.0 比較24-26
• 2.5 系統(tǒng)總體設(shè)計方案26-28
• 2.5.1 系統(tǒng)功能描述26
• 2.5.2 系統(tǒng)的組成26-27
• 2.5.3 系統(tǒng)實現(xiàn)原理27-28
• 2.6 本章小結(jié)28-29
• 3 系統(tǒng)硬件設(shè)計29-51
• 3.1 硬件總體設(shè)計29-30
• 3.2 信號預(yù)處理電路設(shè)計30-31
• 3.3 FPGA模塊設(shè)計31-34
• 3.3.1 FPGA器件選型31
• 3.3.2 FPGA配置電路31-33
• 3.3.3 FPGA時鐘設(shè)計33-34
• 3.3.4 FPGA PCB設(shè)計關(guān)鍵點34
• 3.4 USB3.0 接口設(shè)計34-44
• 3.4.1 USB3.0 協(xié)議芯片選型35-36
• 3.4.2 CYUSB3014芯片介紹36-38
• 3.4.3 CYUSB3014與FPGA接口設(shè)計38-40
• 3.4.4 EZ-USB FX3工作過程40-41
• 3.4.5 CYUSB3014的時鐘設(shè)計41
• 3.4.6 CYUSB3014的配置電路41-43
• 3.4.7 USB3.0 硬件設(shè)計注意事項43-44
• 3.5 DDR2存儲電路設(shè)計44-48
• 3.5.1 DDR2與FPGA接口設(shè)計44-47
• 3.5.2 DDR2硬件設(shè)計注意事項47-48
• 3.6 串口模塊設(shè)計48-49
• 3.7 硬件系統(tǒng)電源設(shè)計49-50
• 3.8 本章小結(jié)50-51
• 4 FPGA邏輯設(shè)計51-63
• 4.1 系統(tǒng)邏輯總體設(shè)計51-52
• 4.2 系統(tǒng)復(fù)位52-53
• 4.3 命令解析模塊53
• 4.4 數(shù)據(jù)打包模塊53-54
• 4.5 數(shù)據(jù)流緩存模塊54-58
• 4.5.1 跨時鐘域數(shù)據(jù)緩存54-55
• 4.5.2 高速大容量緩存55-58
• 4.6 USB3.0 接口設(shè)計模塊58-62
• 4.6.1 同步從FIFO讀時序58-59
• 4.6.2 同步從FIFO寫時序59-60
• 4.6.3 FPGA驅(qū)動邏輯60-62
• 4.7 本章小結(jié)62-63
• 5 系統(tǒng)軟件設(shè)計63-71
• 5.1 CYUSB3014固件設(shè)計63-66
• 5.1.1 固件開發(fā)流程63-64
• 5.1.2 FX3 固件工作原理64-65
• 5.1.3 固件開發(fā)流程65-66
• 5.2 設(shè)備驅(qū)動程序設(shè)計66-67
• 5.3 上位機LabVIEW軟件設(shè)計67-70
• 5.3.1 上位機與采集卡通信結(jié)構(gòu)68
• 5.3.2 上位機應(yīng)用程序68-70
• 5.4 本章小結(jié)70-71
• 6 系統(tǒng)調(diào)試和分析71-75
• 6.1 系統(tǒng)調(diào)試準(zhǔn)備工作71-72
• 6.2 系統(tǒng)調(diào)試及數(shù)據(jù)分析72-74
• 6.2.1 數(shù)據(jù)傳輸測試72-73
• 6.2.2 系統(tǒng)速度測試73-74
• 6.3 本章小結(jié)74-75
• 7 總結(jié)和展望75-77
• 7.1 總結(jié)75-76
• 7.2 展望76-77
• 參考文獻77-80
• 攻讀碩士學(xué)位期間發(fā)表的論文及所取得的研究成果80-81
• 致謝81-82

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 溫建飛;岳鳳英;李永紅;;基于FPGA硬件架構(gòu)的實時高速圖像特征檢測系統(tǒng)[J];電子世界;2015年21期

2 任勇峰;張凱華;程海亮;;基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)設(shè)計[J];電子器件;2015年01期

3 岳孝忠;裴東興;王健;;基于USB3.0接口高速數(shù)據(jù)采集系統(tǒng)的設(shè)計[J];電子器件;2015年01期

4 張志堅;周鳳星;盧少武;;基于AD7760的高速數(shù)據(jù)采集系統(tǒng)[J];儀表技術(shù)與傳感器;2015年01期

5 關(guān)守平;尤富強;董國偉;;基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計[J];控制工程;2013年05期

6 李玉峰;韓曉紅;劉洋;朱興洪;;基于FPGA的高速數(shù)據(jù)采集系統(tǒng)的實現(xiàn)與性能分析[J];電子器件;2012年06期

7 楊斌;段哲民;高峰;;基于FPGA的DDR2 SDRAM存儲器用戶接口設(shè)計[J];電子設(shè)計工程;2012年23期

8 索曉杰;翟正軍;姜紅梅;;USB3.0協(xié)議分析與框架設(shè)計[J];計算機測量與控制;2012年08期

9 張?zhí)旌?鮮艷霞;鄭方燕;陳自然;;基于FPGA的100Msps高速數(shù)據(jù)采集系統(tǒng)設(shè)計[J];激光雜志;2011年04期

10 王曉彬;馬戎;李樂堯;付維平;劉廣森;;基于FPGA的高速信號采集板卡的設(shè)計[J];測控技術(shù);2011年06期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前2條

1 于洋;基于DSP和FPGA的雙通道1GHz高速ADC數(shù)據(jù)采集系統(tǒng)[D];鄭州大學(xué);2011年

2 張鵬飛;高速PCB信號完整性設(shè)計與分析[D];內(nèi)蒙古大學(xué);2010年

  本文關(guān)鍵詞：基于FPGA和USB3.0的超高速數(shù)據(jù)采集系統(tǒng)設(shè)計，，由筆耕文化傳播整理發(fā)布。

本文編號：260729