以自主研制的硅微諧振式加速度計(MSRA)為研究對象,針對其驅(qū)動電路的帶寬測試,設(shè)計一種基于鎖相環(huán)解調(diào)電路的帶寬測試方案。針對鎖相環(huán)驅(qū)動電路的相位傳遞函數(shù)建立SIMULINK仿真模型,并對閉環(huán)回路模型進行分析。在鎖相環(huán)的輸入端口加載由現(xiàn)場可編程門陣列(FPGA)產(chǎn)生的激勵信號,等效為外界加速度頻率變化下的鎖相環(huán)輸入信號,由基于鎖相環(huán)的解調(diào)電路讀出加速度計驅(qū)動電路的輸出幅值,該帶寬測試模型與MSRA實際測試情況一致。實驗結(jié)果表明:MSRA鎖相環(huán)驅(qū)動電路的實測+3 d B的帶寬值為210 Hz,與模型仿真得到的216 Hz基本吻合。該測試方法具有精度高、易實施、成本低等特點,可滿足鎖相環(huán)驅(qū)動電路的帶寬測試需求。

【文章頁數(shù)】：3 頁

【部分圖文】：

圖1 硅微諧振式加速度計驅(qū)動電路

基于PLL的硅微諧振式加速度計驅(qū)動電路如圖1所示。通過環(huán)形接口電路讀取諧振器的微弱電容檢測信號，經(jīng)過前級電路的多級放大，利用圖1中基于PLL的相位控制回路和自動增益控制電路分別實現(xiàn)對信號頻率的跟蹤、相位的鎖定以及振幅的控制。將上述兩路信號合成并輸入到諧振器上以保證諧振器工作在諧振....

圖2 PLL原理框圖

如圖2所示，PLL電路主要由三部分組成:鑒相器(phasediscriminator,PD)、環(huán)路濾波器(loopfilter,LPF)和壓控振蕩器(voltage-controlledoscillator,VCO)。本加速度計電路采用的是異或門PD，將輸入加速度調(diào)制信號u....

圖3 LPF電路

圖2PLL原理框圖如圖3所示，將無源二階RC滯后超前低通濾波器作為PLL回路中的LPF，其傳遞函數(shù)為

圖4 基于PLL的解調(diào)電路

驅(qū)動電路的輸出信號采用如圖4所示的基于PLL的電路進行解調(diào)。由于PLL的LPF會有直流偏置電壓輸出[10]，因此，通過高通濾波器濾除頻率調(diào)制信號中的直流偏置分量，得到表征加速度頻率的交流信號。經(jīng)過整流放大電路得到與交流分量成正相關(guān)的直流電壓值。通過單片機AD采集，在顯示模塊顯示。....

本文編號：4033776