本文關(guān)鍵詞：路由器中CICQ交換結(jié)構(gòu)研究與FPGA實(shí)現(xiàn)

  更多相關(guān)文章： 交換結(jié)構(gòu) 總線 虛擬輸出隊(duì)列 CICQ 調(diào)度算法

【摘要】：隨著互聯(lián)網(wǎng)應(yīng)用不斷擴(kuò)大,互聯(lián)網(wǎng)承載的業(yè)務(wù),已由過(guò)去單純的數(shù)據(jù)業(yè)務(wù)向語(yǔ)言業(yè)務(wù)、視頻業(yè)務(wù)、游戲業(yè)務(wù)等多方向發(fā)展。網(wǎng)絡(luò)互連設(shè)備如核心路由器和大型交換機(jī)成為了互連網(wǎng)高速發(fā)展的關(guān)鍵設(shè)備。在交換機(jī)和路由器中,交換結(jié)構(gòu)是其核心單元,決定了網(wǎng)絡(luò)互連設(shè)備的性能。目前交換結(jié)構(gòu)及交換結(jié)構(gòu)的調(diào)度算法已成為熱門(mén)研究課題。本文分析了現(xiàn)有交換結(jié)構(gòu)的不足,采用APRR調(diào)度算法設(shè)計(jì)了帶緩存的交叉開(kāi)關(guān)交換結(jié)構(gòu)(CICQ),設(shè)計(jì)了應(yīng)用于路由器的可自定義寄存器總線,在Xilinx公司的FPGA平臺(tái)上實(shí)現(xiàn)了該交換結(jié)構(gòu)和寄存器總線。在交換結(jié)構(gòu)輸入端,采用虛擬輸出隊(duì)列消除了隊(duì)頭阻塞,降低了報(bào)文丟包率。采用溫度計(jì)編碼和反溫度計(jì)編碼,設(shè)計(jì)了交換結(jié)構(gòu)的可編程優(yōu)先級(jí)仲裁器。采用APRR調(diào)度算法提高了交換結(jié)構(gòu)在非均勻業(yè)務(wù)下吞吐率,應(yīng)用二級(jí)流水線調(diào)度機(jī)制,降低了報(bào)文的轉(zhuǎn)發(fā)時(shí)延�；赩irex-5芯片實(shí)現(xiàn)了8*8的帶緩存交叉開(kāi)關(guān)交換結(jié)構(gòu)。仿真結(jié)果表明,報(bào)文可以按照端口信息在8us范圍內(nèi)從輸入端口轉(zhuǎn)發(fā)到輸出端口。FPGA綜合結(jié)果表明:該交換結(jié)構(gòu)消耗了26008個(gè)Slice寄存器,占了Virex-5芯片資源的31%,消耗了18632個(gè)LUT,占Virex-5芯片資源的22%,消耗了96個(gè)RAM/FIFO單元,占總資源的32%。采用了自定義的寄存器總線協(xié)議,設(shè)計(jì)了具有一位控制線和一位串行數(shù)據(jù)線的寄存器總線;對(duì)寄存器總線傳輸?shù)臄?shù)據(jù)采用了幀頭與幀尾校驗(yàn)方式,提高了數(shù)據(jù)傳輸?shù)陌踩?基于Virex-5芯片實(shí)現(xiàn)了該寄存器總線。仿真結(jié)果表明,主控CPU能夠正確讀寫(xiě)接口板路由表。FPGA綜合結(jié)果表明,該總線消耗的寄存器和查找表資源極少,不到芯片資源的1%。將CICQ交換結(jié)構(gòu)和自定義總線應(yīng)用于路由器中,并測(cè)試與分析了路由器的性能和功能。采用IXIA網(wǎng)絡(luò)分析儀,對(duì)路由器進(jìn)行了交換容量、鏈路速率、報(bào)文轉(zhuǎn)發(fā)時(shí)延和丟包率的測(cè)試。測(cè)試結(jié)果表明:路由器交換容量大于10Gbps,鏈路速率大于1.5Gbps,轉(zhuǎn)發(fā)時(shí)延小于25us,丟包率小于10-6,滿足了路由器的應(yīng)用要求。
【關(guān)鍵詞】：交換結(jié)構(gòu) 總線 虛擬輸出隊(duì)列 CICQ 調(diào)度算法
【學(xué)位授予單位】：華南理工大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN915.05;TN791
【目錄】：

• 摘要5-6
• Abstract6-10
• 第一章緒論10-15
• 1.1 研究背景及意義10-11
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀11-13
• 1.2.1 時(shí)分交換結(jié)構(gòu)11
• 1.2.2 交叉開(kāi)關(guān)交換結(jié)構(gòu)11-13
• 1.3 論文研究?jī)?nèi)容及章節(jié)安排13-15
• 第二章 CICQ交換結(jié)構(gòu)發(fā)展概述15-22
• 2.1 CICQ交換結(jié)構(gòu)介紹15-16
• 2.2 CICQ交換結(jié)構(gòu)調(diào)度算法16-20
• 2.2.1 基于隊(duì)列狀態(tài)信息的調(diào)度算法17-18
• 2.2.2 APRR調(diào)度算法18-20
• 2.2.3 調(diào)度算法對(duì)比分析20
• 2.3 交換結(jié)構(gòu)性能評(píng)價(jià)標(biāo)準(zhǔn)20-21
• 2.4 本章小結(jié)21-22
• 第三章 CICQ交換結(jié)構(gòu)的FPGA實(shí)現(xiàn)22-43
• 3.1 交換結(jié)構(gòu)總體方案22-26
• 3.1.1 報(bào)文傳輸格式23-25
• 3.1.2 交換結(jié)構(gòu)模塊說(shuō)明25
• 3.1.3 報(bào)文流量控制25-26
• 3.2 VOQ模塊設(shè)計(jì)26-30
• 3.2.1 VOQ概述26-27
• 3.2.2 FIFO模塊設(shè)計(jì)27-28
• 3.2.3 VOQ狀態(tài)機(jī)的設(shè)計(jì)28-30
• 3.3 仲裁器模塊設(shè)計(jì)30-36
• 3.3.1 PPE模塊30-33
• 3.3.2 優(yōu)先級(jí)仲裁器模塊33-36
• 3.3.3 APRR調(diào)度算法實(shí)現(xiàn)36
• 3.4 Crossbar模塊設(shè)計(jì)36-39
• 3.5 數(shù)據(jù)輸出模塊設(shè)計(jì)39-41
• 3.6 CICQ交換結(jié)構(gòu)的整體實(shí)現(xiàn)41-42
• 3.7 本章小結(jié)42-43
• 第四章寄存器總線的設(shè)計(jì)與實(shí)現(xiàn)43-53
• 4.1 寄存器總線協(xié)議43-44
• 4.2 寄存器總線模塊實(shí)現(xiàn)44-49
• 4.2.1 寄存器下行模塊實(shí)現(xiàn)45-48
• 4.2.2 寄存器上行模塊實(shí)現(xiàn)48-49
• 4.2.3 寄存器總線整體實(shí)現(xiàn)49
• 4.3 寄存器總線仿真49-52
• 4.3.1 讀路由表寄存器50-51
• 4.3.2 寫(xiě)路由表寄存器51-52
• 4.4 本章小結(jié)52-53
• 第五章系統(tǒng)測(cè)試及分析53-60
• 5.1 搭建測(cè)試平臺(tái)53-55
• 5.2 路由器性能測(cè)試55-59
• 5.2.1 交換容量測(cè)試55-57
• 5.2.2 鏈路速率測(cè)試57-58
• 5.2.3 報(bào)文轉(zhuǎn)發(fā)時(shí)延測(cè)試58-59
• 5.2.4 測(cè)試結(jié)果分析59
• 5.3 本章小結(jié)59-60
• 總結(jié)與展望60-62
• 總結(jié)60
• 展望60-62
• 參考文獻(xiàn)62-66
• 攻讀碩士學(xué)位期間取得的研究成果66-67
• 致謝67-68
• 答辯委員會(huì)對(duì)論文的評(píng)定意見(jiàn)68

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 羅俊,李樂(lè)民,許都;測(cè)試交換結(jié)構(gòu)性能的仿真信源實(shí)現(xiàn)[J];電子科技大學(xué)學(xué)報(bào);2003年03期

2 Gabriel Bracha,繆e，

本文編號(hào)：555471