在復(fù)雜的電子戰(zhàn)環(huán)境下,雷達(dá)寬帶數(shù)字偵察接收機需要具備實時處理多路大帶寬信號的能力。寬帶數(shù)字接收機利用高速A/D轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換,并對輸出的數(shù)字信號進(jìn)行一系列的下變頻處理,最終獲得能被可編程邏輯陣列和數(shù)字信號處理器件分析和識別的信號,應(yīng)用數(shù)字信號處理技術(shù)對信號中的有用信息進(jìn)行提取和儲存。數(shù)字技術(shù)和數(shù)字處理器件的發(fā)展推動雷達(dá)數(shù)字接收機向著高分辨率,高截獲概率,大動態(tài)范圍的方向不斷發(fā)展,使其逐漸成為電子偵察領(lǐng)域主要的研究方向。本文在前人的研究基礎(chǔ)上,對偵察領(lǐng)域的雷達(dá)寬帶數(shù)字接收機的關(guān)鍵技術(shù)進(jìn)行研究,包括數(shù)字下變頻技術(shù)和寬帶數(shù)字信道化技術(shù)。本文基于FPGA對寬帶數(shù)字下變頻技術(shù)進(jìn)行研究,首先研究了數(shù)字下變頻涉及的相關(guān)理論基礎(chǔ),提出了一種優(yōu)化型的CORDIC算法,將其應(yīng)用于數(shù)字下變頻模塊的設(shè)計之中,設(shè)計了一種多相濾波級聯(lián)常用FIR濾波的兩級濾波方式,減小了單級濾波對硬件資源的大量消耗。對優(yōu)化型數(shù)字下變頻結(jié)構(gòu)與IP Core實現(xiàn)的數(shù)字下變頻結(jié)構(gòu)進(jìn)行仿真和對比分析,實驗結(jié)果證明,優(yōu)化的數(shù)字下變頻結(jié)構(gòu)占用更少的資源,更適合推廣使用。本文運用數(shù)學(xué)公式推導(dǎo)了數(shù)字信道化結(jié)構(gòu),分析了各種應(yīng)用場景下數(shù)字信道化的...

【文章頁數(shù)】：79 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 研究背景和意義
    1.2 國內(nèi)外研究現(xiàn)狀
    1.3 本論文內(nèi)容和安排
第二章 信號采樣和處理的基本理論
    2.1 采樣定理
    2.2 數(shù)字濾波器
    2.3 多速率數(shù)字信號處理
        2.3.1 信號的抽取
        2.3.2 信號的內(nèi)插
        2.3.3 多相濾波結(jié)構(gòu)
        2.3.4 采樣率的有理數(shù)轉(zhuǎn)換
    2.4 本章小結(jié)
第三章 數(shù)字下變頻技術(shù)研究
    3.1 數(shù)控振蕩器的設(shè)計
        3.1.1 本振信號產(chǎn)生方法
        3.1.2 優(yōu)化CORDIC算法實現(xiàn)NCO
        3.1.3 并行NCO的設(shè)計
        3.1.4 NCO性能分析
    3.2 雷達(dá)信號參數(shù)要求
    3.3 IP核實現(xiàn)DDC
    3.4 基于優(yōu)化型CORDIC算法的DDC設(shè)計
        3.4.1 第一次濾波設(shè)計
        3.4.2 第二次濾波設(shè)計
    3.5 混頻模塊的設(shè)計
    3.6 濾波模塊的實現(xiàn)
        3.6.1 第一級濾波實現(xiàn)
        3.6.2 第二級濾波實現(xiàn)
    3.7 系統(tǒng)仿真及驗證
        3.7.1 優(yōu)化CORDIC模塊的仿真
        3.7.2 寬帶數(shù)字下變頻系統(tǒng)仿真
        3.7.3 IP Core方式實現(xiàn)DDC的仿真
        3.7.4 性能參數(shù)分析
    3.8 本章小結(jié)
第四章 數(shù)字信道化技術(shù)研究
    4.1 數(shù)字信道化基本概念
        4.1.1 數(shù)字信道化技術(shù)
        4.1.2 信道劃分
    4.2 數(shù)字信道化模型
    4.3 基于多相DFT的數(shù)字信道化高效結(jié)構(gòu)
    4.4 數(shù)字信道化相關(guān)問題的研究
        4.4.1 信道覆蓋盲區(qū)
        4.4.2 相鄰信道模糊
        4.4.3 大帶寬信號跨信道
    4.5 基于多相DFT的數(shù)字信道化結(jié)構(gòu)仿真
        4.5.1 原型低通濾波器的設(shè)計
        4.5.2 數(shù)字信道化的仿真
        4.5.3 仿真結(jié)果及分析
    4.6 基于多相DFT的數(shù)字信道化的FPGA實現(xiàn)
    4.7 本章小結(jié)
第五章 總結(jié)與展望
    5.1 本文工作總結(jié)
    5.2 工作展望
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果



本文編號：3832170