腦機(jī)接口技術(shù)在腦科學(xué)研究領(lǐng)域中具有重要意義。大腦的結(jié)構(gòu)和功能之間存在著多層次、多尺度、隨時(shí)間動(dòng)態(tài)變化的復(fù)雜神經(jīng)網(wǎng)絡(luò)聯(lián)系,為了在多腦區(qū)或全腦尺度對(duì)海量的神經(jīng)元活動(dòng)進(jìn)行更精細(xì)和更高速的記錄,神經(jīng)信號(hào)記錄系統(tǒng)需要具備更多記錄通道、更高采樣頻率、更大數(shù)據(jù)并行處理量以及更強(qiáng)的多通道鋒電位聯(lián)合檢測(cè)能力。為此,本文在神經(jīng)信號(hào)記錄硬件平臺(tái)的基礎(chǔ)上,完成了高通量神經(jīng)信號(hào)記錄系統(tǒng)FPGA的研究與開(kāi)發(fā)工作。該系統(tǒng)可通過(guò)指令配置,支持以最高30KS/s的采樣頻率同時(shí)采集512通道神經(jīng)電生理信號(hào),對(duì)神經(jīng)信號(hào)數(shù)據(jù)進(jìn)行數(shù)字濾波與格式整理;控制DDR SDRAM存儲(chǔ)接口實(shí)現(xiàn)數(shù)據(jù)高速緩存,并通過(guò)PCI-Expressx4數(shù)據(jù)總線實(shí)現(xiàn)與嵌入式GPUTegra K1的指令交互與數(shù)據(jù)傳輸。同時(shí),本文實(shí)現(xiàn)了手動(dòng)或自動(dòng)鋒電位在線實(shí)時(shí)檢測(cè),分別通過(guò)幅值閾值檢測(cè)法實(shí)現(xiàn)手動(dòng)檢測(cè)功能,以及通過(guò)模板匹配窗口法實(shí)現(xiàn)自動(dòng)檢測(cè)功能。最后進(jìn)行了 FPGA數(shù)據(jù)測(cè)試和系統(tǒng)樣機(jī)的模擬實(shí)驗(yàn)。仿真測(cè)試的結(jié)果表明,高通量神經(jīng)信號(hào)記錄系統(tǒng)的各個(gè)模塊時(shí)序準(zhǔn)確無(wú)誤,數(shù)據(jù)流處理與指令配置符合研發(fā)預(yù)期;模擬實(shí)驗(yàn)的結(jié)果表明,該神經(jīng)記錄系統(tǒng)能夠穩(wěn)定可靠地采集、處理、存儲(chǔ)與... 

【文章頁(yè)數(shù)】：95 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
致謝
摘要
ABSTRACT
1 緒論
    1.1 課題的背景和意義
    1.2 相關(guān)研究概述
        1.2.1 腦機(jī)接口技術(shù)概述
        1.2.2 神經(jīng)信號(hào)記錄系統(tǒng)發(fā)展現(xiàn)狀
        1.2.3 鋒電位檢測(cè)概述
        1.2.4 FPGA技術(shù)介紹與芯片選型
    1.3 課題研究?jī)?nèi)容和文章組織結(jié)構(gòu)
        1.3.1 課題研究?jī)?nèi)容
        1.3.2 文章組織結(jié)構(gòu)
2 系統(tǒng)總體設(shè)計(jì)
    2.1 系統(tǒng)需求分析
    2.2 系統(tǒng)硬件架構(gòu)
    2.3 FPGA架構(gòu)設(shè)計(jì)
        2.3.1 FPGA總體架構(gòu)
        2.3.2 系統(tǒng)功能模塊劃分
    2.4 本章小結(jié)
3 FPGA系統(tǒng)詳細(xì)設(shè)計(jì)
    3.1 神經(jīng)信號(hào)數(shù)據(jù)采集模塊研發(fā)
        3.1.1 信號(hào)采集前端介紹
        3.1.2 RHD2164芯片特性
        3.1.3 高通量神經(jīng)信號(hào)采集功能研發(fā)
    3.2 神經(jīng)信號(hào)數(shù)據(jù)預(yù)處理模塊研發(fā)
        3.2.1 數(shù)字濾波功能研發(fā)
        3.2.2 神經(jīng)信號(hào)數(shù)據(jù)格式設(shè)計(jì)
    3.3 神經(jīng)信號(hào)鋒電位檢測(cè)模塊研發(fā)
        3.3.1 鋒電位檢測(cè)方法論證
        3.3.2 手動(dòng)檢測(cè)功能研發(fā)
        3.3.3 自動(dòng)檢測(cè)功能研發(fā)
    3.4 神經(jīng)信號(hào)數(shù)據(jù)存儲(chǔ)模塊研發(fā)
        3.4.1 主要接口管理與DDR IP核配置
        3.4.2 DDR3模塊讀寫(xiě)控制
        3.4.3 神經(jīng)數(shù)據(jù)緩存空間規(guī)劃
    3.5 神經(jīng)信號(hào)數(shù)據(jù)傳輸模塊研發(fā)
        3.5.1 主要接口管理與PCI-EIP核配置
        3.5.2 PCI-E模塊讀寫(xiě)控制
        3.5.3 與上位機(jī)通信協(xié)議設(shè)計(jì)
    3.6 本章小結(jié)
4 系統(tǒng)測(cè)試及結(jié)果驗(yàn)證
    4.1 神經(jīng)信號(hào)數(shù)據(jù)采集測(cè)試
    4.2 神經(jīng)信號(hào)數(shù)據(jù)預(yù)處理測(cè)試
    4.3 鋒電位檢測(cè)測(cè)試
        4.3.1 鋒電位檢測(cè)手動(dòng)功能測(cè)試
        4.3.2 鋒電位檢測(cè)自動(dòng)功能測(cè)試
    4.4 神經(jīng)信號(hào)數(shù)據(jù)存儲(chǔ)測(cè)試
        4.4.1 DDR數(shù)據(jù)寫(xiě)入時(shí)序測(cè)試
        4.4.2 DDR數(shù)據(jù)讀取時(shí)序測(cè)試
    4.5 神經(jīng)信號(hào)數(shù)據(jù)傳輸測(cè)試
    4.6 系統(tǒng)整體功能測(cè)試
    4.7 本章小結(jié)
5 總結(jié)與展望
    5.1 總結(jié)
    5.2 展望
參考文獻(xiàn)
作者簡(jiǎn)歷


【參考文獻(xiàn)】：
期刊論文
[1]記錄神經(jīng)細(xì)胞信號(hào)的集成微電極陣列系統(tǒng)設(shè)計(jì)[J]. 袁豐,王志功,徐躍.  高技術(shù)通訊. 2020(01)
[2]雙模態(tài)神經(jīng)信息檢測(cè)分析儀器研制[J]. 王蜜霞,徐聲偉,林楠森,劉軍濤,宋軼琳,蔣庭君,石文韜,蔡新霞.  電子科技大學(xué)學(xué)報(bào). 2015(04)
[3]我國(guó)腦科學(xué)研究戰(zhàn)略部署及發(fā)展情況淺析[J]. 錢(qián)萬(wàn)強(qiáng),朱慶平,沈建磊.  生命科學(xué). 2014(06)

博士論文
[1]運(yùn)動(dòng)型腦機(jī)接口中神經(jīng)元峰電位記錄與檢測(cè)的關(guān)鍵技術(shù)研究[D]. 周寅.浙江大學(xué) 2017
[2]植入式腦—機(jī)接口鋒電位實(shí)時(shí)處理算法研究[D]. 祝曉平.浙江大學(xué) 2012

碩士論文
[1]基于寬頻帶記錄信號(hào)的神經(jīng)元鋒電位檢測(cè)分類(lèi)新方法及其應(yīng)用[D]. 陳白璐.浙江大學(xué) 2014
[2]基于動(dòng)物實(shí)驗(yàn)的腦—機(jī)接口研究—信號(hào)分析[D]. 魏依娜.浙江大學(xué) 2007



本文編號(hào)：3697948