發(fā)布時間：2022-10-29 15:32

　　腦機接口技術在腦科學研究領域中具有重要意義。大腦的結(jié)構和功能之間存在著多層次、多尺度、隨時間動態(tài)變化的復雜神經(jīng)網(wǎng)絡聯(lián)系,為了在多腦區(qū)或全腦尺度對海量的神經(jīng)元活動進行更精細和更高速的記錄,神經(jīng)信號記錄系統(tǒng)需要具備更多記錄通道、更高采樣頻率、更大數(shù)據(jù)并行處理量以及更強的多通道鋒電位聯(lián)合檢測能力。為此,本文在神經(jīng)信號記錄硬件平臺的基礎上,完成了高通量神經(jīng)信號記錄系統(tǒng)FPGA的研究與開發(fā)工作。該系統(tǒng)可通過指令配置,支持以最高30KS/s的采樣頻率同時采集512通道神經(jīng)電生理信號,對神經(jīng)信號數(shù)據(jù)進行數(shù)字濾波與格式整理;控制DDR SDRAM存儲接口實現(xiàn)數(shù)據(jù)高速緩存,并通過PCI-Expressx4數(shù)據(jù)總線實現(xiàn)與嵌入式GPUTegra K1的指令交互與數(shù)據(jù)傳輸。同時,本文實現(xiàn)了手動或自動鋒電位在線實時檢測,分別通過幅值閾值檢測法實現(xiàn)手動檢測功能,以及通過模板匹配窗口法實現(xiàn)自動檢測功能。最后進行了 FPGA數(shù)據(jù)測試和系統(tǒng)樣機的模擬實驗。仿真測試的結(jié)果表明,高通量神經(jīng)信號記錄系統(tǒng)的各個模塊時序準確無誤,數(shù)據(jù)流處理與指令配置符合研發(fā)預期;模擬實驗的結(jié)果表明,該神經(jīng)記錄系統(tǒng)能夠穩(wěn)定可靠地采集、處理、存儲與... 

【文章頁數(shù)】：95 頁

【學位級別】：碩士

【文章目錄】：
致謝
摘要
ABSTRACT
1 緒論
    1.1 課題的背景和意義
    1.2 相關研究概述
        1.2.1 腦機接口技術概述
        1.2.2 神經(jīng)信號記錄系統(tǒng)發(fā)展現(xiàn)狀
        1.2.3 鋒電位檢測概述
        1.2.4 FPGA技術介紹與芯片選型
    1.3 課題研究內(nèi)容和文章組織結(jié)構
        1.3.1 課題研究內(nèi)容
        1.3.2 文章組織結(jié)構
2 系統(tǒng)總體設計
    2.1 系統(tǒng)需求分析
    2.2 系統(tǒng)硬件架構
    2.3 FPGA架構設計
        2.3.1 FPGA總體架構
        2.3.2 系統(tǒng)功能模塊劃分
    2.4 本章小結(jié)
3 FPGA系統(tǒng)詳細設計
    3.1 神經(jīng)信號數(shù)據(jù)采集模塊研發(fā)
        3.1.1 信號采集前端介紹
        3.1.2 RHD2164芯片特性
        3.1.3 高通量神經(jīng)信號采集功能研發(fā)
    3.2 神經(jīng)信號數(shù)據(jù)預處理模塊研發(fā)
        3.2.1 數(shù)字濾波功能研發(fā)
        3.2.2 神經(jīng)信號數(shù)據(jù)格式設計
    3.3 神經(jīng)信號鋒電位檢測模塊研發(fā)
        3.3.1 鋒電位檢測方法論證
        3.3.2 手動檢測功能研發(fā)
        3.3.3 自動檢測功能研發(fā)
    3.4 神經(jīng)信號數(shù)據(jù)存儲模塊研發(fā)
        3.4.1 主要接口管理與DDR IP核配置
        3.4.2 DDR3模塊讀寫控制
        3.4.3 神經(jīng)數(shù)據(jù)緩存空間規(guī)劃
    3.5 神經(jīng)信號數(shù)據(jù)傳輸模塊研發(fā)
        3.5.1 主要接口管理與PCI-EIP核配置
        3.5.2 PCI-E模塊讀寫控制
        3.5.3 與上位機通信協(xié)議設計
    3.6 本章小結(jié)
4 系統(tǒng)測試及結(jié)果驗證
    4.1 神經(jīng)信號數(shù)據(jù)采集測試
    4.2 神經(jīng)信號數(shù)據(jù)預處理測試
    4.3 鋒電位檢測測試
        4.3.1 鋒電位檢測手動功能測試
        4.3.2 鋒電位檢測自動功能測試
    4.4 神經(jīng)信號數(shù)據(jù)存儲測試
        4.4.1 DDR數(shù)據(jù)寫入時序測試
        4.4.2 DDR數(shù)據(jù)讀取時序測試
    4.5 神經(jīng)信號數(shù)據(jù)傳輸測試
    4.6 系統(tǒng)整體功能測試
    4.7 本章小結(jié)
5 總結(jié)與展望
    5.1 總結(jié)
    5.2 展望
參考文獻
作者簡歷


【參考文獻】：
期刊論文
[1]記錄神經(jīng)細胞信號的集成微電極陣列系統(tǒng)設計[J]. 袁豐,王志功,徐躍.  高技術通訊. 2020(01)
[2]雙模態(tài)神經(jīng)信息檢測分析儀器研制[J]. 王蜜霞,徐聲偉,林楠森,劉軍濤,宋軼琳,蔣庭君,石文韜,蔡新霞.  電子科技大學學報. 2015(04)
[3]我國腦科學研究戰(zhàn)略部署及發(fā)展情況淺析[J]. 錢萬強,朱慶平,沈建磊.  生命科學. 2014(06)

博士論文
[1]運動型腦機接口中神經(jīng)元峰電位記錄與檢測的關鍵技術研究[D]. 周寅.浙江大學 2017
[2]植入式腦—機接口鋒電位實時處理算法研究[D]. 祝曉平.浙江大學 2012

碩士論文
[1]基于寬頻帶記錄信號的神經(jīng)元鋒電位檢測分類新方法及其應用[D]. 陳白璐.浙江大學 2014
[2]基于動物實驗的腦—機接口研究—信號分析[D]. 魏依娜.浙江大學 2007



本文編號：3697948