可擴(kuò)展多輸入多輸出信道高效模擬器研制
發(fā)布時(shí)間:2022-01-09 12:28
針對(duì)現(xiàn)有信道模擬器通道規(guī)模受限、擴(kuò)展性差等缺陷,設(shè)計(jì)實(shí)現(xiàn)了一種可擴(kuò)展的多輸入多輸出(multiply-input multiply-output, MIMO)信道高效模擬器。該模擬器采用改進(jìn)的坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算(coordinate rotation digital computer, CORDIC)算法,只需較少硬件資源便可實(shí)現(xiàn)大規(guī)模多支路的隨機(jī)信道衰落精確模擬;贛IMO信道離散化模型提出了一種可擴(kuò)展的硬件模擬架構(gòu),并結(jié)合現(xiàn)場(chǎng)可編程門陣列(field-programmable gate array, FPGA)的并行處理優(yōu)勢(shì),進(jìn)行硬件實(shí)現(xiàn)及實(shí)測(cè)驗(yàn)證。針對(duì)3GPP標(biāo)準(zhǔn)擴(kuò)展車載A信道模型(extended vehicular A model, EVA)靜態(tài)場(chǎng)景和時(shí)變場(chǎng)景的實(shí)測(cè)結(jié)果表明,所研制的MIMO信道模擬器輸出時(shí)延功率譜和多普勒功率譜等統(tǒng)計(jì)特性均與理論值吻合,可用于無線通信設(shè)備的方案驗(yàn)證、算法優(yōu)化和性能分析。
【文章來源】:電子測(cè)量與儀器學(xué)報(bào). 2020,34(09)北大核心CSCD
【文章頁數(shù)】:8 頁
【部分圖文】:
坐標(biāo)系旋轉(zhuǎn)
為了進(jìn)一步提高FPGA硬件實(shí)現(xiàn)模擬產(chǎn)生隨機(jī)信道衰落的效率,圖2所示為結(jié)合本文CORDIC改進(jìn)算法給出了一種基于時(shí)分復(fù)用和多速率分級(jí)模擬的實(shí)現(xiàn)方案。該方案在低速率時(shí)鐘驅(qū)動(dòng)下完成多普勒頻率和初始相位的累加,并采用內(nèi)插濾波器進(jìn)行速率匹配變換。同時(shí),將累加值送到改進(jìn)CORDIC算法模塊,在維持現(xiàn)有精度的基礎(chǔ)上,基于時(shí)分復(fù)用的思想結(jié)合串行架構(gòu)實(shí)時(shí)計(jì)算正弦波的幅值。通過累加器將不同頻率和初始相位的正弦波實(shí)時(shí)疊加后得到信道衰落的幅值,最后通過內(nèi)插濾波器將數(shù)據(jù)速率內(nèi)插到系統(tǒng)時(shí)鐘后輸出,實(shí)現(xiàn)高速信號(hào)處理。為了對(duì)FPGA輸出隨機(jī)信道衰落幅值進(jìn)行驗(yàn)證,首先利用改進(jìn)算法產(chǎn)生64支路16 bit位寬的正弦波定點(diǎn)數(shù)據(jù)并進(jìn)行疊加,考慮到硬件平臺(tái)采用16 bit位寬的DA芯片,需要進(jìn)行動(dòng)態(tài)截位處理。最后,將輸出衰落幅值利用Chipscope工具導(dǎo)出到MATLAB進(jìn)行統(tǒng)計(jì)分析,如圖3所示。由圖3可以看出,衰落幅值統(tǒng)計(jì)分布與理論分布基本吻合,進(jìn)一步分析計(jì)算,信道模擬器輸出的衰落幅值統(tǒng)計(jì)分布與理論值最小偏差為0.059 2%,多徑衰落幅值統(tǒng)計(jì)分布與理論值曲線相關(guān)系數(shù)為0.993 1,二者擬合程度較好,進(jìn)一步驗(yàn)證了改進(jìn)CORDIC算法對(duì)隨機(jī)衰落精確模擬的有效性。圖3 改進(jìn)算法輸出衰落分布
圖2 信道衰落模擬實(shí)現(xiàn)方案為驗(yàn)證和比較不同方法的資源消耗情況,本文基于Xilinx公司XC7VX690T FPGA芯片進(jìn)行了不同方案的比對(duì)。表2給出了基于查找表、經(jīng)典CORDIC算法和改進(jìn)CORDIC算法3種方案實(shí)現(xiàn)隨機(jī)信道衰落的硬件資源消耗對(duì)比。由表2可以看出,輸入累加值位寬均為16 bit時(shí),CORDIC算法只消耗2個(gè)32 K的RAM資源,而查找表方法需要33個(gè)。此外,由于要進(jìn)行若干次迭代運(yùn)算,CORDIC算法邏輯資源消耗略高于查找表方法,但是總資源使用率仍得到大大降低,因此本文改進(jìn)的CORDIC算法在資源消耗方面均優(yōu)于傳統(tǒng)算法。
【參考文獻(xiàn)】:
期刊論文
[1]基于MCMC采樣器的簇稀疏水聲信道估計(jì)方法[J]. 張舒然,武巖波,朱敏. 儀器儀表學(xué)報(bào). 2019(08)
[2]基于軌跡的車對(duì)車無線信道建模及硬件模擬[J]. 黃文清,李偉東,郭放,朱秋明,陳小敏,馬田源. 電子測(cè)量與儀器學(xué)報(bào). 2019(08)
[3]高機(jī)動(dòng)無人機(jī)通信信道模擬器研制[J]. 毛開,朱秋明,陳小敏,廖志忠,王鵬. 電子測(cè)量與儀器學(xué)報(bào). 2018(08)
[4]A Geometry-Based Non-Stationary MIMO Channel Model for Vehicular Communications[J]. Yuanyuan Ma,Lei Yang,Xianghan Zheng. 中國通信. 2018(07)
[5]非平穩(wěn)信道衰落FPGA實(shí)時(shí)模擬方法[J]. 李浩,朱秋明,陳應(yīng)兵,陳小敏,楊志強(qiáng). 信號(hào)處理. 2018(03)
[6]浮點(diǎn)超越函數(shù)設(shè)計(jì)與實(shí)現(xiàn)[J]. 杜慧敏,沙亮,張彥芳,牛志璐. 西安郵電大學(xué)學(xué)報(bào). 2015(02)
[7]CORDIC算法在正余弦函數(shù)中的應(yīng)用及其FPGA實(shí)現(xiàn)[J]. ?玛,曾岳南,陳平,覃曾攀. 計(jì)算機(jī)工程與應(yīng)用. 2013(07)
本文編號(hào):3578722
【文章來源】:電子測(cè)量與儀器學(xué)報(bào). 2020,34(09)北大核心CSCD
【文章頁數(shù)】:8 頁
【部分圖文】:
坐標(biāo)系旋轉(zhuǎn)
為了進(jìn)一步提高FPGA硬件實(shí)現(xiàn)模擬產(chǎn)生隨機(jī)信道衰落的效率,圖2所示為結(jié)合本文CORDIC改進(jìn)算法給出了一種基于時(shí)分復(fù)用和多速率分級(jí)模擬的實(shí)現(xiàn)方案。該方案在低速率時(shí)鐘驅(qū)動(dòng)下完成多普勒頻率和初始相位的累加,并采用內(nèi)插濾波器進(jìn)行速率匹配變換。同時(shí),將累加值送到改進(jìn)CORDIC算法模塊,在維持現(xiàn)有精度的基礎(chǔ)上,基于時(shí)分復(fù)用的思想結(jié)合串行架構(gòu)實(shí)時(shí)計(jì)算正弦波的幅值。通過累加器將不同頻率和初始相位的正弦波實(shí)時(shí)疊加后得到信道衰落的幅值,最后通過內(nèi)插濾波器將數(shù)據(jù)速率內(nèi)插到系統(tǒng)時(shí)鐘后輸出,實(shí)現(xiàn)高速信號(hào)處理。為了對(duì)FPGA輸出隨機(jī)信道衰落幅值進(jìn)行驗(yàn)證,首先利用改進(jìn)算法產(chǎn)生64支路16 bit位寬的正弦波定點(diǎn)數(shù)據(jù)并進(jìn)行疊加,考慮到硬件平臺(tái)采用16 bit位寬的DA芯片,需要進(jìn)行動(dòng)態(tài)截位處理。最后,將輸出衰落幅值利用Chipscope工具導(dǎo)出到MATLAB進(jìn)行統(tǒng)計(jì)分析,如圖3所示。由圖3可以看出,衰落幅值統(tǒng)計(jì)分布與理論分布基本吻合,進(jìn)一步分析計(jì)算,信道模擬器輸出的衰落幅值統(tǒng)計(jì)分布與理論值最小偏差為0.059 2%,多徑衰落幅值統(tǒng)計(jì)分布與理論值曲線相關(guān)系數(shù)為0.993 1,二者擬合程度較好,進(jìn)一步驗(yàn)證了改進(jìn)CORDIC算法對(duì)隨機(jī)衰落精確模擬的有效性。圖3 改進(jìn)算法輸出衰落分布
圖2 信道衰落模擬實(shí)現(xiàn)方案為驗(yàn)證和比較不同方法的資源消耗情況,本文基于Xilinx公司XC7VX690T FPGA芯片進(jìn)行了不同方案的比對(duì)。表2給出了基于查找表、經(jīng)典CORDIC算法和改進(jìn)CORDIC算法3種方案實(shí)現(xiàn)隨機(jī)信道衰落的硬件資源消耗對(duì)比。由表2可以看出,輸入累加值位寬均為16 bit時(shí),CORDIC算法只消耗2個(gè)32 K的RAM資源,而查找表方法需要33個(gè)。此外,由于要進(jìn)行若干次迭代運(yùn)算,CORDIC算法邏輯資源消耗略高于查找表方法,但是總資源使用率仍得到大大降低,因此本文改進(jìn)的CORDIC算法在資源消耗方面均優(yōu)于傳統(tǒng)算法。
【參考文獻(xiàn)】:
期刊論文
[1]基于MCMC采樣器的簇稀疏水聲信道估計(jì)方法[J]. 張舒然,武巖波,朱敏. 儀器儀表學(xué)報(bào). 2019(08)
[2]基于軌跡的車對(duì)車無線信道建模及硬件模擬[J]. 黃文清,李偉東,郭放,朱秋明,陳小敏,馬田源. 電子測(cè)量與儀器學(xué)報(bào). 2019(08)
[3]高機(jī)動(dòng)無人機(jī)通信信道模擬器研制[J]. 毛開,朱秋明,陳小敏,廖志忠,王鵬. 電子測(cè)量與儀器學(xué)報(bào). 2018(08)
[4]A Geometry-Based Non-Stationary MIMO Channel Model for Vehicular Communications[J]. Yuanyuan Ma,Lei Yang,Xianghan Zheng. 中國通信. 2018(07)
[5]非平穩(wěn)信道衰落FPGA實(shí)時(shí)模擬方法[J]. 李浩,朱秋明,陳應(yīng)兵,陳小敏,楊志強(qiáng). 信號(hào)處理. 2018(03)
[6]浮點(diǎn)超越函數(shù)設(shè)計(jì)與實(shí)現(xiàn)[J]. 杜慧敏,沙亮,張彥芳,牛志璐. 西安郵電大學(xué)學(xué)報(bào). 2015(02)
[7]CORDIC算法在正余弦函數(shù)中的應(yīng)用及其FPGA實(shí)現(xiàn)[J]. ?玛,曾岳南,陳平,覃曾攀. 計(jì)算機(jī)工程與應(yīng)用. 2013(07)
本文編號(hào):3578722
本文鏈接:http://sikaile.net/kejilunwen/xinxigongchenglunwen/3578722.html
最近更新
教材專著