在大型活動(dòng)安保、搶險(xiǎn)救災(zāi)等應(yīng)急通信場景下,需要在有限時(shí)間內(nèi)快速搭建無線多媒體指揮與監(jiān)控平臺(tái),并建立一個(gè)高效、穩(wěn)定、覆蓋指定地區(qū)的數(shù)據(jù)傳輸網(wǎng)絡(luò)。但是由于現(xiàn)場情況復(fù)雜,給統(tǒng)一管理帶來了很大的困難。采用支持多種工作模式的無線網(wǎng)絡(luò)通信系統(tǒng)可以在短時(shí)間內(nèi)對(duì)現(xiàn)場完成布控,現(xiàn)場指揮人員可以實(shí)時(shí)通過網(wǎng)絡(luò)了解現(xiàn)場任何區(qū)域信息。結(jié)合當(dāng)前人工智能和機(jī)器學(xué)習(xí)的快速發(fā)展,研制多模式、多速率、可自組網(wǎng)的智能多模網(wǎng)絡(luò)通信系統(tǒng)具有重大理論和實(shí)用價(jià)值。本文將智能多模網(wǎng)絡(luò)通信系統(tǒng)分為:物理層、鏈路層、網(wǎng)絡(luò)層、應(yīng)用層。其中物理層以數(shù)字信號(hào)處理器為基礎(chǔ),在各種硬件驅(qū)動(dòng)的基礎(chǔ)上實(shí)現(xiàn)寬帶無線電頻譜的監(jiān)測和無線通信算法庫的參數(shù)配置。本文重點(diǎn)研究該系統(tǒng)物理層中的快速頻譜認(rèn)知技術(shù),從快速頻譜認(rèn)知的基礎(chǔ)和頻譜認(rèn)知的關(guān)鍵技術(shù)兩方面進(jìn)行論證,具體內(nèi)容為:智能多模網(wǎng)絡(luò)通信系統(tǒng)硬件平臺(tái)設(shè)計(jì)和寬帶頻譜感知算法設(shè)計(jì)。依據(jù)智能多模網(wǎng)絡(luò)通信系統(tǒng)的技術(shù)指標(biāo)和功能需求,本文對(duì)比分析了智能多模網(wǎng)絡(luò)通信系統(tǒng)硬件實(shí)現(xiàn)技術(shù),最后選擇FPGA和AD9361射頻芯片作為硬件實(shí)現(xiàn)平臺(tái),圍繞Xilinx 7系列FPGA XC7VX690T設(shè)計(jì)了硬件電路板,并設(shè)計(jì)了AD93... 

【文章來源】：西南科技大學(xué)四川省

【文章頁數(shù)】：74 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

應(yīng)急通信場景圖

西南科技大學(xué)碩士學(xué)位論文28（2）射頻工作頻段范圍：70MHz~6.0GHz；（3）支持TDD和FDD模式；（4）可調(diào)諧通道帶寬范圍：200KHz~56MHz；（5）支持手動(dòng)或自動(dòng)RX增益控制；（6）集成小數(shù)N分頻頻率合成器；（7）LO步長可達(dá)2.4Hz；（8）支持CMOS/LVDS數(shù)字接口；（9）支持標(biāo)準(zhǔn)FMC接口。3.2.2.2FPGA器件選型本文對(duì)數(shù)字信號(hào)處理器FPGA的選取，需要滿足：（1）集成多組高速串行收發(fā)器，用來實(shí)現(xiàn)高速數(shù)據(jù)傳輸；（2）集成豐富的IO資源，可以與FMC、USB等接口連接；（3）集成豐富的寄存器、DSP、RAM資源；（4）支持高速存儲(chǔ)器接口，如DDR3。針對(duì)上述要求，調(diào)研了Xilinx和Altera公司的FPGA系列產(chǎn)品，考慮到Xilinx公司的開發(fā)工具和技術(shù)基礎(chǔ)比較成熟，同時(shí)對(duì)Xilinx的FPGA開發(fā)有一定的知識(shí)積累，所以在此次設(shè)計(jì)中選擇Xilinx公司的7系列FPGA芯片。Xilinx7系列FPGA包含Spantan、Artix、Kintex和Virtex四個(gè)類型[47]，其中Spantan產(chǎn)品主要用于低成本設(shè)計(jì)，信號(hào)處理能力比較弱，Virtex產(chǎn)品性能最強(qiáng)，能夠完成復(fù)雜的信號(hào)處理算法。在本文設(shè)計(jì)中，優(yōu)先考慮芯片性能和功耗，再結(jié)合價(jià)格和設(shè)計(jì)復(fù)雜度等因素，最終選定Virtex7系列XC7VX690T-2FFG1927芯片作為本文的FPGA實(shí)現(xiàn)方案，Xilinx7系列FPGA資源對(duì)比如圖3-7所示：圖3-7Xilinx7系列FPGA資源對(duì)比Figure3-7ComparisonofXilinx7SeriesFPGAResources

西南科技大學(xué)碩士學(xué)位論文30USBModuleXilinxJTAGHeaderPCIEJTAGFPGAFMCHPCTDITDOVoltageTranslatorTDIVoltageTDOTranslator1.8V3.3VTDITDONC圖3-8JTAG鏈路結(jié)構(gòu)Figure3-8JTAGLinkStructure圖3-9JTAG配置電路原理圖Figure3-9JTAGConfigurationCircuitSchematic3.3.1.2MasterBPI模式BPI（BytePeripheralInterface）是Flash器件的一種并行接口，F(xiàn)lash的工作時(shí)鐘由主機(jī)FPGA提供，F(xiàn)lash提供x8和x16的總線位寬。使用MasterBPI配置模式可以提高FPGA加載配置文件的速度，從而縮短系統(tǒng)的開機(jī)時(shí)間，提高整個(gè)系統(tǒng)的響應(yīng)速度。MasterBPIx16的電路原理圖如圖3-10所示，本文選擇是容量為128MB的Flash芯片，地址總線位寬為26bit，數(shù)據(jù)總線位寬為16bit，F(xiàn)PGA可通過使能、復(fù)位、等控制信號(hào)完成BPIFlash的初始化配置。


本文編號(hào)：3458955