本文關(guān)鍵詞：基于嵌入式加固GPGPU仿真平臺(tái)的雷達(dá)信號(hào)實(shí)時(shí)處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

【摘要】：GPU用于通用計(jì)算領(lǐng)域近幾年已成為國(guó)內(nèi)外研究的重點(diǎn),國(guó)外如美國(guó)、意大利等國(guó)家基于通用計(jì)算圖形處理器(GPGPU)的運(yùn)算系統(tǒng)在幾年前已成熟應(yīng)用在無(wú)人機(jī)、多孔徑雷達(dá)等軍工領(lǐng)域。目前國(guó)內(nèi)軍工領(lǐng)域通過(guò)GPGPU進(jìn)行通用并行加速運(yùn)算的實(shí)際工程項(xiàng)目較為有限,一是因?yàn)槠胀ㄉ逃蔑@卡搭建的平臺(tái)無(wú)法滿(mǎn)足實(shí)際需求中的抗惡劣環(huán)境嵌入式加固條件,二是因?yàn)槎郍PU編程模型的設(shè)計(jì)對(duì)相關(guān)領(lǐng)域的設(shè)計(jì)師能力要求較高,OpenCL規(guī)范尚未被雷達(dá)領(lǐng)域的工程技術(shù)人員廣泛接觸和使用。本文基于新松公司研制的GPU嵌入式加固仿真平臺(tái),對(duì)特定應(yīng)用場(chǎng)景下的雷達(dá)信號(hào)處理模型實(shí)現(xiàn)GPU并行加速并提供系統(tǒng)優(yōu)化設(shè)計(jì)方案。旨在解決以往雷達(dá)信號(hào)在實(shí)時(shí)處理時(shí)遇到的瓶頸,充分利用GPU在大規(guī)模通用并行計(jì)算方面高效率、低功耗的特點(diǎn),提供一套成熟的解決方案和運(yùn)算模型,縮短相關(guān)領(lǐng)域工程人員在GPU計(jì)算領(lǐng)域的研發(fā)周期。其中基于信號(hào)處理的GPU并行設(shè)計(jì)、負(fù)載均衡、并行系統(tǒng)的優(yōu)化是本文重點(diǎn)研究?jī)?nèi)容。本文在OpenCL框架下基于雷達(dá)信號(hào)處理系統(tǒng)模型,按照信號(hào)處理流程,分別實(shí)現(xiàn)脈沖壓縮、動(dòng)目標(biāo)顯示、恒虛警檢測(cè)和興趣目標(biāo)提取等信號(hào)處理單元的GPU并行加速計(jì)算,在級(jí)聯(lián)多顆GPU運(yùn)算時(shí)考慮到了任務(wù)的調(diào)度分配及負(fù)載均衡。本項(xiàng)目設(shè)計(jì)完成并且通過(guò)整體優(yōu)化后的模型,期望達(dá)到的性能目標(biāo)是能夠比以往傳統(tǒng)處理的速度提高10-50倍。作者完成的主要工作如下：(1)雷達(dá)實(shí)時(shí)信號(hào)處理流程分析與整體設(shè)計(jì)(2)基于GPU異構(gòu)并行處理模型的系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)(3)多GPU任務(wù)調(diào)度和負(fù)載均衡處理(4)重點(diǎn)算法的設(shè)計(jì)及優(yōu)化實(shí)現(xiàn)(5)基于硬件架構(gòu)的系統(tǒng)整體優(yōu)化本文所做研究突破了以往雷達(dá)信號(hào)處理所采用的串行程序設(shè)計(jì)的束縛,完成了雷達(dá)信號(hào)處理模型在并行異構(gòu)平臺(tái)下的高效實(shí)現(xiàn)。
【關(guān)鍵詞】：異構(gòu)計(jì)算 雷達(dá)終端 CPU+雙GPU 負(fù)載均衡 實(shí)時(shí)性
【學(xué)位授予單位】：中國(guó)科學(xué)院大學(xué)(工程管理與信息技術(shù)學(xué)院)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類(lèi)號(hào)】：TN957.51
【目錄】：

• 摘要5-6
• Abstract6-10
• 第一章 緒論10-18
• 1.1 研究背景與意義10-11
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀11-15
• 1.2.1 實(shí)時(shí)雷達(dá)信號(hào)處理技術(shù)發(fā)展11-12
• 1.2.2 GPGPU技術(shù)發(fā)展與應(yīng)用12-13
• 1.2.3 AMD GPU架構(gòu)13-15
• 1.3 本文主要研究?jī)?nèi)容15-18
• 第二章 終端數(shù)據(jù)處理平臺(tái)系統(tǒng)架構(gòu)18-38
• 2.1 系統(tǒng)架構(gòu)18-24
• 2.1.1 平臺(tái)概述18-19
• 2.1.2 參數(shù)配置19-23
• 2.1.3 架構(gòu)選取23-24
• 2.2 硬件架構(gòu)24-26
• 2.2.1 CPU處理板24-25
• 2.2.2 雙GPU嵌入式顯卡板25
• 2.2.3 FPGA數(shù)據(jù)接口板25-26
• 2.3 軟件架構(gòu)26-35
• 2.3.1 CPU與GPU異構(gòu)并行模型26-28
• 2.3.2 軟件框架28-30
• 2.3.3 編程方法30-32
• 2.3.4 AMD函數(shù)庫(kù)調(diào)用32-35
• 2.4 本章小結(jié)35-38
• 第三章 雷達(dá)實(shí)時(shí)信號(hào)處理流程分析與整體設(shè)計(jì)38-56
• 3.1 需求分析38-41
• 3.1.1 場(chǎng)景及指標(biāo)38-39
• 3.1.2 應(yīng)用分析39-40
• 3.1.3 流程設(shè)計(jì)40-41
• 3.2 數(shù)據(jù)源及流向設(shè)計(jì)41-44
• 3.2.1 信號(hào)狀態(tài)分析41-42
• 3.2.2 數(shù)據(jù)格式設(shè)計(jì)42-43
• 3.2.3 系統(tǒng)帶寬及流向設(shè)計(jì)43-44
• 3.3 信號(hào)處理模型分塊設(shè)計(jì)與實(shí)現(xiàn)44-55
• 3.3.1 脈沖壓縮過(guò)程44-47
• 3.3.2 目標(biāo)顯示過(guò)程47-50
• 3.3.3 恒虛警處理過(guò)程50-54
• 3.3.4 目標(biāo)識(shí)別過(guò)程54-55
• 3.4 本章小結(jié)55-56
• 第四章 基于異構(gòu)并行處理模型的系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)56-70
• 4.1 異構(gòu)并行系統(tǒng)整體設(shè)計(jì)與實(shí)現(xiàn)56-61
• 4.1.1 異構(gòu)并行模型設(shè)計(jì)56-58
• 4.1.2 系統(tǒng)整體架構(gòu)實(shí)現(xiàn)58-61
• 4.2 重點(diǎn)算法設(shè)計(jì)與實(shí)現(xiàn)61-65
• 4.2.1 整體算法設(shè)計(jì)61-62
• 4.2.2 算法模塊實(shí)現(xiàn)62-65
• 4.3 系統(tǒng)優(yōu)化設(shè)計(jì)與實(shí)現(xiàn)65-69
• 4.3.1 性能分析與優(yōu)化設(shè)計(jì)65-66
• 4.3.2 優(yōu)化過(guò)程具體實(shí)現(xiàn)66-69
• 4.4 本章小結(jié)69-70
• 第五章 系統(tǒng)實(shí)際應(yīng)用及分析70-80
• 5.1 運(yùn)行環(huán)境部署70-72
• 5.1.1 系統(tǒng)環(huán)境70
• 5.1.2 OpenCL環(huán)境搭建70-72
• 5.2 系統(tǒng)測(cè)試72-76
• 5.2.1 功能測(cè)試72-74
• 5.2.2 系統(tǒng)性能測(cè)試74-75
• 5.2.3 優(yōu)化后性能對(duì)比75-76
• 5.3 運(yùn)行效果分析76-78
• 5.3.1 運(yùn)行實(shí)況76-77
• 5.3.2 效果分析77-78
• 5.4 小結(jié)78-80
• 第六章 結(jié)論與展望80-84
• 6.1 本文主要工作80-81
• 6.2 下一步工作展望81-84
• 參考文獻(xiàn)84-86
• 致謝86-88
• 個(gè)人簡(jiǎn)歷、在學(xué)期間發(fā)表的論文與研究成果88

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 ;雷達(dá)信號(hào)及其處理[J];電子科技文摘;2006年04期

2 李坤;;雷達(dá)信號(hào)及其監(jiān)測(cè)研究[J];中國(guó)無(wú)線(xiàn)電;2006年11期

3 張金玉;;傳輸原因引起的雷達(dá)信號(hào)故障二例[J];空中交通管理;2009年09期

4 何駿敏;;復(fù)雜體制雷達(dá)信號(hào)的特點(diǎn)分析[J];科技風(fēng);2010年16期

5 潘建壽;;，

本文編號(hào)：301864