隨著移動(dòng)通信網(wǎng)絡(luò)逐漸步入5G網(wǎng)絡(luò)時(shí)代,更高的帶寬與數(shù)據(jù)傳輸速率要求芯片具有更寬的輸入頻率范圍及更快的工作速度,作為芯片的時(shí)鐘產(chǎn)生模塊,傳統(tǒng)鎖相環(huán)(Phase Locked Loop,PLL)輸入頻率范圍窄、環(huán)路帶寬固定不變,難以滿足各類通信協(xié)議的需求。智能設(shè)備種類的激增推動(dòng)芯片應(yīng)用領(lǐng)域多元化,需要設(shè)計(jì)性能更優(yōu)的PLL以滿足種類繁多的智能芯片對(duì)系統(tǒng)時(shí)鐘提出的更高的需求。本文設(shè)計(jì)的自適應(yīng)PLL可使環(huán)路產(chǎn)生與參考頻率成比例的恒定環(huán)路動(dòng)態(tài),且?guī)缀酹?dú)立于分頻值、輸出頻率、工藝、電壓和溫度(Process Voltage Temperature,PVT)。通過對(duì)PLL研究背景的介紹簡(jiǎn)述PLL的工作原理及分類,對(duì)傳統(tǒng)PLL及電荷泵鎖相環(huán)(Charge Pump PLL,CPPLL)進(jìn)行層層分析,引出自適應(yīng)PLL的研究意義,闡述自適應(yīng)PLL的工作原理。根據(jù)自適應(yīng)PLL的應(yīng)用需求確定設(shè)計(jì)的自適應(yīng)PLL的性能指標(biāo),并根據(jù)性能指標(biāo)設(shè)計(jì)PLL的環(huán)路參數(shù)。本文重點(diǎn)設(shè)計(jì)了偏置產(chǎn)生電路、啟動(dòng)電路和超前置數(shù)型高速可編程分頻器。對(duì)自適應(yīng)PLL設(shè)計(jì)的創(chuàng)新性工作體現(xiàn)在:(1)對(duì)于超深亞微米如28nm工藝,工藝尺寸的減小使晶體管參數(shù)對(duì)工藝偏差和尺寸失配十分敏感,這將導(dǎo)致傳統(tǒng)環(huán)形壓控振蕩器(Voltage-Controlled-Oscillator,VCO)相鄰延遲單元放大倍數(shù)不同,無法順利放大環(huán)路擾動(dòng)并產(chǎn)生自激振蕩。本文設(shè)計(jì)的為VCO提供合適偏置電壓的偏置產(chǎn)生電路,通過在控制電壓V_(ctrl)下降到特定值時(shí)為環(huán)路引入起振所必須的擾動(dòng),提高VCO的起振可靠性。采用Monte-Carlo仿真對(duì)VCO進(jìn)行了關(guān)于工藝參數(shù)的50次抽樣統(tǒng)計(jì),仿真結(jié)果說明VCO能夠可靠地起振。(2)針對(duì)傳統(tǒng)PLL在VCO起振時(shí)開啟環(huán)路導(dǎo)致預(yù)啟動(dòng)時(shí)間較長(zhǎng)的問題,設(shè)計(jì)了啟動(dòng)電路,通過預(yù)置控制電壓V_(ctrl),使V_(ctrl)能在可控的時(shí)間內(nèi)被置為特定值,并對(duì)VCO起振后的輸出信號(hào)進(jìn)行計(jì)數(shù),當(dāng)計(jì)數(shù)滿特定周期即確定VCO穩(wěn)定起振時(shí),向鑒頻鑒相器(Phase Frequency Detector,PFD)輸出指示信號(hào),隨后開啟PLL環(huán)路。利用仿真驗(yàn)證啟動(dòng)電路的功能,結(jié)果表明啟動(dòng)電路能夠縮短PLL預(yù)啟動(dòng)時(shí)間,從而縮短PLL的鎖定時(shí)間。(3)針對(duì)傳統(tǒng)分頻器分頻范圍有限、分頻值不可編程且分頻速度較慢的不足,設(shè)計(jì)了超前置數(shù)型高速可編程分頻器,通過快速預(yù)置各分頻模塊內(nèi)部鎖存器節(jié)點(diǎn)狀態(tài)的方法進(jìn)行置數(shù),實(shí)現(xiàn)超高速分頻,避免因輸入時(shí)鐘頻率過高產(chǎn)生寄存器建立時(shí)間違規(guī),且編程范圍廣,可編程實(shí)現(xiàn)2至2~N分頻值。仿真證明超前置數(shù)型高速可編程分頻器的輸入時(shí)鐘頻率可高達(dá)10GHz,分頻值范圍達(dá)到2至2~8。設(shè)計(jì)采用Global Foundry公司的28nm CMOS工藝,電源電壓為1V,使用Spectre對(duì)電路進(jìn)行仿真,仿真結(jié)果證明當(dāng)輸入頻率范圍在25~400MHz內(nèi),自適應(yīng)PLL的環(huán)路帶寬隨參考頻率變化,環(huán)路動(dòng)態(tài)保持恒定;VCO的輸出頻率范圍為1~6GHz;超前置數(shù)型高速可編程分頻器的分頻值范圍為2~2~8;自適應(yīng)PLL的功耗小于20mW;鎖定時(shí)間小于6μs。各項(xiàng)結(jié)果證明設(shè)計(jì)的自適應(yīng)PLL能夠滿足設(shè)計(jì)指標(biāo)。
【學(xué)位單位】：遼寧大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2019
【中圖分類】：TN911.8
【部分圖文】：

第 1 章 PLL 基本理論1.1 PLL 工作原理1.1.1 PLL 基本結(jié)構(gòu)圖 1-1 所示為基本 PLL 功能框圖，鑒相器（Phase Detector，PD）提取參考時(shí)鐘和反饋信號(hào)之間的相位差，并輸出與該誤差信號(hào)成比例關(guān)系的信號(hào)，該信號(hào)經(jīng)過環(huán)路濾波器（Loop Filter，LF）進(jìn)行濾波，濾波后的信號(hào)控制 VCO 輸出所需頻率和相位的信號(hào)。上述三個(gè)模塊構(gòu)成了 PLL 的前向回路。分頻器（DividerDIV）處理振蕩器的輸出信號(hào)，通常是將振蕩器的高頻信號(hào)分頻成較低頻信號(hào)，將該低頻信號(hào)作為反饋信號(hào)反饋給鑒相器，并與參考時(shí)鐘比較產(chǎn)生相位誤差信號(hào)。這就形成了一個(gè)非常通用的基本的 PLL 環(huán)路系統(tǒng)。

第 1 章 PLL 基本理論數(shù)模混合 PLL 由數(shù)字電路與模擬電路共同組成。CPPLL 屬于數(shù)模混合 PLL，其優(yōu)勢(shì)在于：靜態(tài)相位誤差低、鎖定快、功耗低、設(shè)計(jì)靈活。通常 CPPLL 中的PFD 與反饋分頻器為數(shù)字電路，而 CP、低通濾波器（Low Pass Filter，LPF）以及 VCO 為模擬電路。數(shù)�；旌� PLL 的應(yīng)用范圍最廣。1.2 CPPLL 工作原理CPPLL 的系統(tǒng)框圖如圖 1-2 所示，系統(tǒng)包括 PFD、CP、LPF、VCO 和 DIV。

CPPLL 的系統(tǒng)框圖如圖 1-2 所示，系統(tǒng)包括 PFD、CP、LPF、VCO 和 圖 1-2 CPPLL 系統(tǒng)框圖PFD 具有鑒頻鑒相功能，檢測(cè)輸入時(shí)鐘和輸出時(shí)鐘的相位差和頻率差差值正比于 PFD 輸出 UP 信號(hào)或 DN 信號(hào)脈沖的寬度，控制 CP 輸出與比例的電流脈沖對(duì) LPF 進(jìn)行充放電，LPF 將電流信號(hào)的低頻部分轉(zhuǎn)O 的控制電壓，控制電壓對(duì) VCO 的輸出信號(hào)進(jìn)行調(diào)整，VCO 的輸出信IV 進(jìn)行 N 分頻，降頻后的反饋信號(hào)再回到 PFD。環(huán)路通過閉環(huán)負(fù)反饋校正，直到反饋信號(hào)與參考信號(hào)的頻率、相位均相同，此時(shí)環(huán)路鎖定。CPPLL 的線性模型如圖 1-3 所示。
【參考文獻(xiàn)】

相關(guān)期刊論文 前8條

1 谷銀川;黃魯;張步青;;一種全差分雙路延遲環(huán)形VCO的設(shè)計(jì)[J];微電子學(xué);2015年06期

2 劉穎;田澤;邵剛;劉敏俠;;一種低抖動(dòng)帶寬自適應(yīng)鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)技術(shù)與發(fā)展;2015年06期

3 楊霄壘;施斌友;黃召軍;季惠才;;一種低抖動(dòng)電荷泵鎖相環(huán)頻率合成器[J];電子與封裝;2014年04期

4 耿曉勇;何驚昱;楊建紅;;無晶振快速鎖定高精度鎖相環(huán)設(shè)計(jì)[J];電子技術(shù)應(yīng)用;2013年03期

5 張輝;楊海鋼;周發(fā)標(biāo);劉飛;高同強(qiáng);;偶數(shù)級(jí)差分環(huán)形振蕩器的穩(wěn)定平衡態(tài)分析[J];電子與信息學(xué)報(bào);2011年08期

6 桑紅石;方海濤;余萌;王文;謝連波;;環(huán)形振蕩器對(duì)稱負(fù)載特性分析[J];微電子學(xué)與計(jì)算機(jī);2011年05期

7 魏建軍;李春昌;康繼昌;;自偏置自適應(yīng)電荷泵鎖相環(huán)[J];四川大學(xué)學(xué)報(bào)(工程科學(xué)版);2010年02期

8 王雪艷,朱恩,熊明珍,王志功;11GHz CMOS環(huán)形壓控振蕩器設(shè)計(jì)[J];半導(dǎo)體學(xué)報(bào);2005年01期

相關(guān)碩士學(xué)位論文 前1條

1 汪超;一種應(yīng)用于TDC的寬帶自適應(yīng)鎖相環(huán)電路設(shè)計(jì)[D];東南大學(xué);2017年

本文編號(hào)：2891564