發(fā)布時(shí)間：2020-09-27 13:07

　　 信道編碼技術(shù)是保證通信系統(tǒng)可靠性最有效的技術(shù)之一。LDPC碼作為一種兼具理論性與實(shí)用性的信道編碼技術(shù),它因?yàn)槠浣咏谙戕r(nóng)限的性能已經(jīng)被越來(lái)越多的研究人員所關(guān)注。在使用LDPC碼作為信道編碼的實(shí)際通信系統(tǒng)中,如何保證LDPC碼編譯碼部分有良好的性能和較低的實(shí)現(xiàn)復(fù)雜度是必然要考慮的問(wèn)題。本文將從低復(fù)雜度的角度,致力于研究LDPC碼的編譯碼算法及其硬件實(shí)現(xiàn)。首先,本文對(duì)LDPC碼的現(xiàn)有理論框架進(jìn)行研究,包括LDPC碼的定義及Tanner圖表示、LDPC碼的構(gòu)造方法、LDPC碼的編碼算法、LDPC碼的硬判決和軟判決譯碼算法,為后續(xù)的研究打下理論基礎(chǔ)。接著,對(duì)各種軟硬判決譯碼算法的性能,以及一些譯碼參數(shù)對(duì)性能的影響進(jìn)行仿真。其中,重點(diǎn)數(shù)序推導(dǎo)了LDPC碼的軟判決譯碼算法的譯碼過(guò)程,通過(guò)逐步推導(dǎo)幾種經(jīng)典近似代替的簡(jiǎn)化譯碼算法,指出了推導(dǎo)過(guò)程中近似代替譯碼算法存在誤差的原因,探究補(bǔ)償該誤差的辦法。其次,在對(duì)現(xiàn)有軟判決譯碼的推導(dǎo)分析后,提出了兩種改進(jìn)的低復(fù)雜度譯碼算法。第一種是在最小值與次小值前加入不同的歸一化因子的INMS譯碼算法,該算法在不提升復(fù)雜度的同時(shí),有一定的性能增益。第二種是一種利用噪聲方差估計(jì)次小值的IEMS算法,而后又討論了混合兩種改進(jìn)算法的IENMS算法;IEMS算法與IENMS算法均在僅損失了較少的性能的前提下,降低了2(log 1)rM?d?-??次加法運(yùn)算。該方法可以廣泛應(yīng)用于需要高速譯碼,而對(duì)于性能要求沒(méi)那么嚴(yán)格的場(chǎng)合。最后,對(duì)LDPC碼編譯碼進(jìn)行硬件實(shí)現(xiàn)。選取CCSDS標(biāo)準(zhǔn)中基于近空應(yīng)用的(8176,7156)碼的子碼(8176,7154)碼進(jìn)行編譯碼的硬件實(shí)現(xiàn)。在對(duì)LDPC碼的各種編譯碼電路進(jìn)行了詳細(xì)分析之后,根據(jù)選定的碼型,提出了一種七位并行輸入的高速編碼方式,并按照模塊化的思想進(jìn)行了硬件實(shí)現(xiàn)。在對(duì)各種譯碼框架進(jìn)行了詳細(xì)的研究后,根據(jù)選定的碼型設(shè)計(jì)了部分并行的譯碼實(shí)現(xiàn)框架,其存儲(chǔ)模塊的通用化設(shè)計(jì)使該譯碼器適用于多種LDPC碼的譯碼。
【學(xué)位單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2017
【中圖分類】：TN911.22
【部分圖文】：

圖 4-1 (8176，7156)碼的奇偶校驗(yàn)矩陣由于該碼的奇偶校驗(yàn)矩陣H的秩為 1020，也就是說(shuō)在就奇偶校驗(yàn)矩陣中有是線性相關(guān)的。根據(jù)本文 3.1 節(jié)的分析，可以把奇偶校驗(yàn)矩陣 的最后兩行兩矩陣取出來(lái)，組成矩陣D，此時(shí) 的秩為 1020，它不是滿秩不能求逆。1,15 1,162,15 2,16 A ADA A(4由于 由四個(gè)循環(huán)子塊組成，其線性相關(guān)的行列可以通過(guò)去掉每個(gè)子循環(huán)后行列的形式去除。對(duì)于 來(lái)說(shuō)，可以通過(guò)刪除每個(gè)子循環(huán)塊的最后一行與最列，組成一個(gè)滿秩的準(zhǔn)循環(huán)矩陣*D* **1,15 1,16* *2,15 2,16 A ADA A(4同時(shí)，對(duì)于H中的所有子塊i ,jA 都刪除最后一行與最后一列，其中*1,**2,iii AMA(4那么該碼奇偶校驗(yàn)矩陣的循環(huán)子塊都降維成510 510維的，其對(duì)應(yīng)的生成

1 ,2Ti i i z b b ，通過(guò)將1 2 14z , z , ,z 進(jìn)行循環(huán)移位，可以得到生成矩陣*qcG 。如圖4-2 所示。圖 4-2 (8176，7154)LDPC 碼的生成矩陣此時(shí)得到的 是（ 8 176， 71 56）碼的子碼（ 8 176， 71 54）碼的生成矩陣，也就是碼生成矩陣中系統(tǒng)型的部分，根據(jù) 3.1 節(jié)中的求解方法，可以求出生成矩陣G的最后兩行Q。接下的 FPGA 實(shí)現(xiàn)都是基于 碼進(jìn)行的。4.2 LDPC 碼編碼器的 FPGA 實(shí)現(xiàn)本小節(jié)首先對(duì) 碼編碼實(shí)現(xiàn)的總體架構(gòu)進(jìn)行介紹，其次分別對(duì)各個(gè)模塊進(jìn)行詳細(xì)介紹，并給出仿真及分析。4.2.1 編碼電路總體方案概述圖 4-3 為編碼器硬件實(shí)現(xiàn)的整體實(shí)現(xiàn)框架。整個(gè)編碼器主要由序列生成模塊、部分并行編碼模塊、序列拼接模塊、串并與并串轉(zhuǎn)換模塊、控制模塊組成。首先，在系統(tǒng)時(shí)鐘 clk 和控制模塊的控制下

(b)整體仿真圖圖 4-4 序列生成模塊的仿真圖4.2.3 部分并行編碼模塊在整個(gè)編碼器中，最重要也是最核心的部分就是部分并行編碼模塊�；� 4.1節(jié)對(duì)于 CCSDS 標(biāo)準(zhǔn)中 LDPC 碼的分析，以及對(duì)（ 8 176， 71 56）碼子碼系統(tǒng)型生成矩陣的求解，接下來(lái)的編碼模塊都是基于其（ 8 176， 71 54）子碼進(jìn)行的。對(duì)于系統(tǒng)型生成矩陣的編碼，一般采用(4-10)的形式。c m G m ( I B ) (m m B)(4-10)其中：m為輸入的信息序列，I 為單位陣，B 為生成矩陣中的非單位陣部分。碼的 為準(zhǔn)循環(huán)的非稀疏矩陣，基于 3.1 節(jié)對(duì)各種編碼電路的分析，可以將 拆分成 28 個(gè)循環(huán)的子矩陣，通過(guò)移位寄存器的循環(huán)移位進(jìn)行，在寄存器中只需存儲(chǔ)每個(gè)子矩陣的首行或者首列，通過(guò)循環(huán)右移或者循環(huán)下移的方式即可得到整個(gè)循環(huán)陣。從式(4-10)可以看出，編碼過(guò)程其實(shí)就是信息序列 與生成矩陣中非單位陣的部分相乘得到校驗(yàn)序列，而編碼完成的碼字是信息序列 與校驗(yàn)序列m B 的拼接。

【參考文獻(xiàn)】

相關(guān)期刊論文 前3條

1 王英U

本文編號(hào)：2827916