本文關(guān)鍵詞：基于FPGA和小波提升算法的語音采集及去噪系統(tǒng)設(shè)計，，由筆耕文化傳播整理發(fā)布。

【摘要】：語音相關(guān)技術(shù)在生產(chǎn)生活和科研中的廣泛應用,對語音的采集速度和處理效果提出了越來越高的要求。語音信號在傳輸時極易被噪聲干擾,往往導致語音信號的后續(xù)處理出現(xiàn)偏差。因此,對語音信號去噪技術(shù)的研究,具有重要的現(xiàn)實意義。小波分析因其良好的時頻分析及多分辨率分析特性,能有效的提取出信號中的有用信息,在語音去噪領(lǐng)域得到了廣泛應用。本課題將FPGA芯片的并行處理特性和USB接口的高速數(shù)據(jù)傳輸特性結(jié)合起來,提升了語音信號的采集和處理速度。在現(xiàn)有小波去噪算法的基礎(chǔ)上,重點研究了提升小波的閾值去噪算法在語音去噪中的應用。通過選取合適的小波基、分解層數(shù)、閾值處理策略提升小波提升算法的去噪效果,并采用matlab平臺對語音去噪系統(tǒng)的去噪效果進行了驗證。同時研究了小波去噪算法在硬件上的實現(xiàn),在FPGA上設(shè)計了基于bior2.2提升小波的語音去噪系統(tǒng)。本系統(tǒng)采用DSP Builder和verilog HDL兩種設(shè)計方式相結(jié)合來構(gòu)建整個語音采集及去噪系統(tǒng)的FPGA部分。DSP Builder架構(gòu)在Matlab/Simlink的圖形化設(shè)計平臺上,將算法仿真建模和硬件實現(xiàn)兩個設(shè)計領(lǐng)域連接了起來。其可以將相應的算法在matlab的Simlink中進行圖形化的設(shè)計和仿真,隨后通過Signal Compiler將模型設(shè)計文件經(jīng)過綜合編譯后轉(zhuǎn)換成硬件描述語言下載到FPGA中,完成整個算法的硬件設(shè)計。本文正是利用DSP Builder的圖形化設(shè)計優(yōu)點完成了提升小波閾值去噪模塊的構(gòu)建,縮短了算法的設(shè)計周期。本論文主要完成了以下幾個方面的工作：(1)對小波及其提升小波在語音去噪系統(tǒng)中的應用做了研究,并通過matlab平臺測試了小波提升算法去噪性能。(2)用DE2開發(fā)板和USB芯片搭建了整個語音采集及去噪系統(tǒng)的硬件平臺。(3)完成FPGA內(nèi)的音頻編解碼芯片控制模塊、提升小波去噪算法模塊、USB接口芯片控制模塊等硬件程序的編寫。(4)設(shè)計了USB接口芯片固件程序,通過固件程序?qū)崿F(xiàn)對USB芯片工作模式的配置。(5)編寫了系統(tǒng)上位機軟件,通過上位機軟件與硬件平臺的協(xié)同工作,在PC機上實現(xiàn)對采集到的經(jīng)過去噪處理后的語音信號的保存和監(jiān)測。
【關(guān)鍵詞】：語音采集 語音去噪 FPGA USB 小波提升算法
【學位授予單位】：廣西師范大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TN912.3
【目錄】：

• 摘要3-4
• Abstract4-8
• 第1章 緒論8-12
• 1.1 課題的研究背景及意義8
• 1.2 相關(guān)技術(shù)發(fā)展及現(xiàn)狀8-10
• 1.2.1 語音數(shù)據(jù)采集系統(tǒng)發(fā)展及現(xiàn)狀8-9
• 1.2.2 小波去噪理論發(fā)展及現(xiàn)狀9-10
• 1.3 論文的主要內(nèi)容及結(jié)構(gòu)安排10-12
• 1.3.1 主要內(nèi)容10
• 1.3.2 結(jié)構(gòu)安排10-12
• 第2章 系統(tǒng)涉及的相關(guān)技術(shù)和理論基礎(chǔ)12-26
• 2.1 FPGA技術(shù)12-15
• 2.1.1 FPGA結(jié)構(gòu)及原理12-14
• 2.1.2 FPGA設(shè)計流程14-15
• 2.2 USB接口技術(shù)15-17
• 2.2.1 USB設(shè)備的配置15-17
• 2.2.2 USB數(shù)據(jù)傳輸17
• 2.3 小波變換原理17-25
• 2.3.1 連續(xù)小波變換18-19
• 2.3.2 離散小波變換19-20
• 2.3.3 多分辨率分析20-21
• 2.3.4 Mallat分解及重構(gòu)快速算法21-23
• 2.3.5 小波提升算法23-25
• 2.4 本章小結(jié)25-26
• 第3章 小波去噪的原理及Matlab仿真26-36
• 3.1 選取小波基26-28
• 3.2 確定小波分解層數(shù)28
• 3.3 選取閾值和閾值函數(shù)28-30
• 3.4 Matlab平臺仿真驗證30-35
• 3.4.1 實驗數(shù)據(jù)及評價標準30-31
• 3.4.2 語音去噪分析31-35
• 3.5 本章小結(jié)35-36
• 第4章 語音采集及去噪系統(tǒng)硬件開發(fā)平臺36-40
• 4.1 系統(tǒng)硬件結(jié)構(gòu)36
• 4.2 系統(tǒng)主要硬件介紹36-39
• 4.2.1 Altera DE2開發(fā)板36-37
• 4.2.2 EP2C35F FPGA37-38
• 4.2.3 WM8731 音頻編解碼芯片38
• 4.2.4 CY7C68013 USB控制器38-39
• 4.3 本章小結(jié)39-40
• 第5章 語音采集及去噪系統(tǒng)的設(shè)計40-65
• 5.1 語音采集及去噪系統(tǒng)的總體設(shè)計方案40
• 5.2 音頻編解碼芯片控制模塊設(shè)計40-45
• 5.2.1 音頻編解碼芯片工作原理40-41
• 5.2.2 寄存器配置模塊41-43
• 5.2.3 I~2C控制模塊43-44
• 5.2.4 串并轉(zhuǎn)換控制模塊44-45
• 5.3 FIFO緩存模塊的設(shè)計45-46
• 5.4 基于DSP Builder的小波提升去噪模塊設(shè)計46-53
• 5.4.1 懶小波變換模塊47
• 5.4.2 提升小波分解模塊47-48
• 5.4.3 閾值處理模塊48-51
• 5.4.4 提升小波重構(gòu)模塊51-52
• 5.4.5 奇偶序列合并模塊52
• 5.4.6 去噪性能測試52-53
• 5.5 USB接口控制模塊的設(shè)計53-57
• 5.5.1 USB接口芯片工作原理53-54
• 5.5.2 從模式(Slave)FIFO傳輸設(shè)計54-55
• 5.5.3 從模式(Slave)FIFO同步寫數(shù)據(jù)傳輸55-57
• 5.6 USB固件設(shè)計57-61
• 5.6.1 固件程序框架結(jié)構(gòu)58-59
• 5.6.2 固件寄存器配置59-61
• 5.7 上位機軟件設(shè)計61-64
• 5.7.1 上位機軟件工作原理61-63
• 5.7.2 上位機軟件設(shè)計效果63-64
• 5.8 本章小結(jié)64-65
• 第6章 語音采集及去噪系統(tǒng)的測試65-71
• 6.1 數(shù)據(jù)傳輸測試65-66
• 6.2 去噪性能仿真測試66-68
• 6.3 系統(tǒng)整體測試68-70
• 6.4 本章小結(jié)70-71
• 第7章 總結(jié)與展望71-72
• 7.1 總結(jié)71
• 7.2 展望71-72
• 參考文獻72-74
• 攻讀碩士學位期間的研究成果74-75
• 致謝75-76

  本文關(guān)鍵詞：基于FPGA和小波提升算法的語音采集及去噪系統(tǒng)設(shè)計，由筆耕文化傳播整理發(fā)布。

本文編號：277222