本文關(guān)鍵詞：基于FPGA的SDI音頻加解嵌設(shè)計，由筆耕文化傳播整理發(fā)布。

【摘要】：目前,隨著經(jīng)濟、科技日益的高速發(fā)展,廣電現(xiàn)場節(jié)目制作、專業(yè)音視頻信號傳輸?shù)阮I(lǐng)域的數(shù)字消費需求也就愈發(fā)的迫切。演播室是錄制電視節(jié)目的源頭,高質(zhì)量的電視設(shè)備與高質(zhì)量的視頻信號源是不可或缺的。音視頻信號的播放都是基于同一個平臺上完成,即視頻信號傳送的同時音頻信號也需相應(yīng)配合視頻同步傳輸。目前國內(nèi)市場上基本已經(jīng)告別多設(shè)備傳送音視頻信號,但是絕大多數(shù)產(chǎn)品都是利用專門的音視頻芯片來完成聲音與視頻的融合,這種解決方式無論從成本上或是資源上都顯得極其不劃算,與此同時不利于產(chǎn)品的升級維護。針對上面描述的問題,結(jié)合SDI視頻的固定格式,即內(nèi)部含有數(shù)字輔助數(shù)據(jù)區(qū)域,本文選取一款FPGA器件來處理SDI視頻信息中的音頻信息,完成嵌入與逆向解嵌。由于在演播室等場所需要求不同,本文設(shè)計了兩個分離的互逆系統(tǒng)。設(shè)計主要有三大部分構(gòu)成,首先是前端的視頻及音頻輸入處理階段,其次是音頻信息加解嵌的處理階段,最后是視頻及音頻的輸出階段。整個系統(tǒng)兼容標清、高清、超清視頻;音頻也相應(yīng)兼容模擬音頻和數(shù)字音頻。SDI視頻部分采用了由美國國家半導體公司生產(chǎn)的LMH03XX系列芯片,主要完成對視頻信號處理并且增強視頻的驅(qū)動輸出能力。音頻采用TI公司的PCM1808以及SSM2142芯片,主要用于完成音頻相關(guān)格式轉(zhuǎn)變、音頻差分輸入輸出轉(zhuǎn)換。采用Xilinx公司的XC3S400A作為核心芯片,其主要完成音頻在視頻空白區(qū)域的嵌入與提取。硬件系統(tǒng)設(shè)計完之后,后期軟件部分利用硬件語言Verilog進行開發(fā),最終從測試結(jié)果可以看出本系統(tǒng)能夠同步音視頻的傳輸,在一定程度上減少了PCB面積,并且可以依據(jù)音視頻標準進行后期的系統(tǒng)維護,大大的提升了系統(tǒng)的內(nèi)在靈活性,最終結(jié)果達到了預期的目標和要求。
【關(guān)鍵詞】：SDI視頻 音頻 加嵌 解嵌
【學位授予單位】：南京林業(yè)大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TN912.3;TN948.1
【目錄】：

• 致謝3-4
• 摘要4-5
• Abstract5-9
• 第一章 緒論9-13
• 1.1 課題研究的背景及意義9-10
• 1.2 課題國內(nèi)外研究的現(xiàn)狀10-11
• 1.3 設(shè)計的內(nèi)容和重點11-13
• 1.3.1 SDI音頻加嵌11-12
• 1.3.2 SDI音頻解嵌12-13
• 第二章 加解嵌系統(tǒng)中視音頻相關(guān)技術(shù)13-25
• 2.1 SDI串行數(shù)字視頻信號13-17
• 2.1.1 SDI的概念及傳輸規(guī)范13-14
• 2.1.2 SDI信號傳輸過程14-16
• 2.1.3 SDI信號編解碼16-17
• 2.2 音頻加解嵌相關(guān)標準17-25
• 2.2.1 I2S音頻標準17-19
• 2.2.2 AES/EBU接口標準19-23
• 2.2.3 音頻加解嵌的參考標準23-25
• 第三章 系統(tǒng)硬件設(shè)計25-41
• 3.1 系統(tǒng)硬件電路設(shè)計25-26
• 3.2 SDI數(shù)字電視接收電路26-29
• 3.2.1 SDI信號均衡電路26-28
• 3.2.2 SDI信號接收處理電路28-29
• 3.3 音頻電路29-35
• 3.3.1 音頻發(fā)送電路29-32
• 3.3.2 音頻接收電路32-35
• 3.4 SDI數(shù)字電視發(fā)送35
• 3.5 FPGA及其配置電路35-38
• 3.5.1 FPGA的選擇36
• 3.5.2 編程及配置模塊36-37
• 3.5.3 人機交互模塊37-38
• 3.6 電源38-41
• 3.6.1 3.3V和 5V電源模塊38-39
• 3.6.2 2.5V電源模塊39-40
• 3.6.3 1.2V電源模塊40
• 3.6.4 -5V電源模塊40-41
• 第四章 系統(tǒng)FPGA設(shè)計41-53
• 4.1 ISE開發(fā)介紹41-42
• 4.2 音頻加嵌模塊42-48
• 4.2.1 音頻加嵌原理42-43
• 4.2.2 音頻加嵌框圖43-44
• 4.2.3 SDI信號處理44-46
• 4.2.4 音頻接收處理46-47
• 4.2.5 音頻嵌入模塊47-48
• 4.3 音頻解嵌模塊48-53
• 4.3.1 音頻解嵌原理及SDI接收處理48-49
• 4.3.2 音頻解嵌49-53
• 第五章 系統(tǒng)功能驗證53-60
• 5.1 系統(tǒng)測試環(huán)境搭建53-54
• 5.2 系統(tǒng)測試準備54-56
• 5.3 測試結(jié)果56-58
• 5.4 系統(tǒng)驗證問題58-60
• 第六章 總結(jié)和展望60-62
• 6.1 總結(jié)60-61
• 6.2 展望61-62
• 參考文獻62-65
• 攻讀學位期間發(fā)表的學術(shù)論文65-66
• 附錄：部分電路原理圖66-71

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前6條

1 侯書婷;楊宇;徐品;;AES/EBU數(shù)字音頻傳輸標準[J];中國傳媒大學學報(自然科學版);2014年04期

2 商慶華;于忠輝;周春雷;孫彥蓉;;音頻嵌入SDI的FPGA實現(xiàn)[J];哈爾濱理工大學學報;2010年01期

3 王學科;李興明;;一種異步FIFO的VHDL實現(xiàn)[J];現(xiàn)代傳輸;2009年05期

4 李鴻強;苗長云;劉曉軍;儀魯男;;HD-SDI數(shù)字視頻信號處理及傳輸?shù)腇PGA設(shè)計與實現(xiàn)[J];計算機應(yīng)用研究;2007年10期

5 王建東;鄒惠;劉永偉;;數(shù)字電視中的EDH檢測[J];中國有線電視;2006年02期

6 劉蓓,宋文秀,楊羅經(jīng);嵌入式音頻技術(shù)及應(yīng)用[J];現(xiàn)代電視技術(shù);2004年11期

  本文關(guān)鍵詞：基于FPGA的SDI音頻加解嵌設(shè)計，，由筆耕文化傳播整理發(fā)布。

本文編號：254887