【摘要】：為提高實時視頻數(shù)據(jù)采集和傳輸?shù)乃俾?以現(xiàn)場可編程門陣列(Filed Programmable Gate Array,FPGA)為核心處理器,以Verilog HDL描述電路功能實現(xiàn)對同步動態(tài)隨機訪問存儲器(Synchronous Dynamic Random Access Memory,SDRAM)的高速訪問,基于典型網(wǎng)絡實時傳輸網(wǎng)絡多媒體業(yè)務數(shù)據(jù)。新的視頻數(shù)據(jù)高速實時傳輸方法充分利用FPGA并行處理的特點,提高視頻數(shù)據(jù)采集和傳輸速率。實驗結果證明了本文方法的有效性。
[Abstract]:In order to improve the speed of real-time video data acquisition and transmission, the field programmable gate array (Filed Programmable Gate Array,FPGA) is used as the core processor, and the Verilog HDL description circuit is used to realize the high-speed access to synchronous dynamic random access memory (Synchronous Dynamic Random Access Memory,SDRAM). Real-time transmission of multimedia service data based on typical network. The new high-speed real-time video data transmission method takes full advantage of the parallel processing of FPGA to improve the video data acquisition and transmission rate. The experimental results show the effectiveness of the proposed method.
【作者單位】： 安徽師范大學物理與電子信息學院;
【基金】：國家自然科學基金(61401004) 安徽省高校領軍人才引進與培育計劃(gxfx ZD2016013) 安徽師范大學博士科研啟動金項目(2016XJJ129);安徽師范大學科研培育基金(2013xmpy10)
【分類號】：TN919.8

【相似文獻】

相關期刊論文 前8條

1 童慶為;陳建春;;基于FPGA的FFT算法硬件實現(xiàn)[J];電子科技;2010年11期

2 魯國斌;;基于3DES算法的SRAM工藝FPGA加密設計[J];航空電子技術;2011年04期

3 曾羽;王健全;張杰;;APS協(xié)議的硬件實現(xiàn)研究[J];光通信技術;2006年06期

4 時為;;異步串行數(shù)字收發(fā)通信端口(UART)的Modelsim仿真[J];揚州教育學院學報;2006年03期

5 朱建芹;韓進;;基于FPGA的IDCT變換的設計與實現(xiàn)[J];山東科技大學學報(自然科學版);2011年06期

6 王宏坡;周紅;趙新海;;基于FPGA的FFT的實現(xiàn)[J];天津農(nóng)學院學報;2006年01期

7 吳煒煒;岑峰;;DCT硬件實現(xiàn)的通用性探究[J];微型機與應用;2013年03期

8 ;[J];;年期

相關碩士學位論文 前3條

1 唐明;基于FPGA與PC機串行通信UART模塊設計[D];華中師范大學;2013年

2 李橙橙;基于FPGA的FFT算法設計與實現(xiàn)[D];西安電子科技大學;2014年

3 李凱;基于NGB-W系統(tǒng)的交織算法研究和FPGA實現(xiàn)[D];南昌航空大學;2014年

，

本文編號：2259843