【摘要】：隨著計算機(jī)技術(shù)、信號處理和通信技術(shù)的不斷發(fā)展,數(shù)字集成電路對系統(tǒng)時鐘的性能要求越來越高,鎖相環(huán)是提供高性能時鐘的關(guān)鍵電路技術(shù),隨著半導(dǎo)體制造工藝的進(jìn)步和發(fā)展,模擬鎖相環(huán)已難以適應(yīng)現(xiàn)代數(shù)字集成電路的要求,與之相比,全數(shù)字鎖相環(huán)(ADPLL)具有集成度高、可移植性高、抗干擾能力強(qiáng)、設(shè)計周期短、可編程性好等特點,成為國內(nèi)外鎖相環(huán)領(lǐng)域的研究熱點。本文研究了基于時間數(shù)字轉(zhuǎn)換器(TDC)的全數(shù)字鎖相環(huán)的設(shè)計。該ADPLL采用基于TDC的結(jié)構(gòu),由TDC、數(shù)控振蕩器、鑒頻鑒相控制器構(gòu)成,其中的TDC采用計數(shù)器型TDC和游標(biāo)延時鏈TDC相結(jié)合的結(jié)構(gòu),以提高TDC的分辨率。整個電路采用全定制和半定制相結(jié)合的設(shè)計方法,首先建立了 ADPLL的行為級模型,并通過仿真驗證了 ADPLL的功能;在此基礎(chǔ)上進(jìn)行ADPLL的系統(tǒng)設(shè)計和電路設(shè)計,并通過數(shù)模混合仿真驗證了 ADPLL的前仿真性能;最后完成了 ADPLL的版圖設(shè)計和后仿真。本文的ADPLL最高能夠提供1.5GHz的時鐘,電路采用0.18μm CMOS工藝設(shè)計,包含焊盤在內(nèi)的芯片面積為0.8mm2,后仿真結(jié)果顯示其頻率捕獲范圍為605MHz～2.03GHz,鎖定時間小于3μs,在輸出信號頻率為1.5GHz時,周期抖動的峰峰值小于22ps,周期間抖動的RMS值小于5ps,在1.8V的電源電壓下,電路總功耗約為20mW,滿足設(shè)計指標(biāo)要求。在數(shù)字集成電路不斷發(fā)展的趨勢下,本文設(shè)計的全數(shù)字鎖相環(huán)對于鎖相環(huán)的研究具有一定意義,對信號處理和通信系統(tǒng)的實現(xiàn)具有實際應(yīng)用價值。
[Abstract]:With the development of computer technology, signal processing and communication technology, the performance of digital integrated circuit (DIC) is becoming more and more high. PLL is the key circuit technology to provide high performance clock. With the progress and development of semiconductor manufacturing technology, analog PLL has been difficult to adapt to the requirements of modern digital integrated circuits. Compared with the full digital PLL (ADPLL), it has high integration, high portability, strong anti-interference ability and short design period. Due to its good programmability, it has become a research hotspot in the field of PLL at home and abroad. This paper studies the design of all-digital phase-locked loop based on time-digital converter (TDC). The structure of the ADPLL is based on TDC, which is composed of TDC, numerical controlled oscillator and frequency phase discriminator. The TDC adopts the structure of counter TDC and Vernier delay chain TDC to improve the resolution of TDC. The whole circuit is designed by the combination of full customization and semi customization. Firstly, the behavior level model of ADPLL is established, and the function of ADPLL is verified by simulation, and then the system design and circuit design of ADPLL are carried out. The pre-simulation performance of ADPLL is verified by digital-analog hybrid simulation. Finally, the layout design and post-simulation of ADPLL are completed. The ADPLL in this paper can provide the clock of 1.5GHz up to the maximum. The circuit is designed in 0.18 渭 m CMOS process. The chip area including welding pad is 0.8mm2.After the simulation results show that the frequency capture range is 605mHz 2.03GHz, the locking time is less than 3 渭 s, and when the output signal frequency is 1.5GHz, The peak value of the periodic jitter is less than 22 pss. the RMS value of the jitter during the cycle is less than 5 ps. the total power consumption of the circuit is about 20 MW at 1.8 V power supply voltage, which meets the design requirements. With the development of digital integrated circuits, the all-digital phase-locked loop designed in this paper has a certain significance for the research of phase-locked loop, and has practical application value for the realization of signal processing and communication system.
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2017
【分類號】：TN911.8

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 謝程宏;全數(shù)字鎖相環(huán)的設(shè)計[J];電子設(shè)計應(yīng)用;2003年04期

2 李建偉;徐紅兵;王毅;;一種鎖定相位編程可調(diào)全數(shù)字鎖相環(huán)設(shè)計[J];現(xiàn)代電子技術(shù);2007年03期

3 蒲曉婷;;全數(shù)字鎖相環(huán)的設(shè)計及分析[J];現(xiàn)代電子技術(shù);2008年05期

4 王杰敏;楊虹;;全數(shù)字鎖相環(huán)的設(shè)計[J];通信電源技術(shù);2009年03期

5 朱立軍;單長虹;李勇;;一種自動變�？刂频膶掝l帶全數(shù)字鎖相環(huán)[J];現(xiàn)代電子技術(shù);2009年20期

6 姚富強(qiáng),張厥盛,鄔國揚(yáng),杜武林;快速高精度全數(shù)字鎖相環(huán)研究[J];電子學(xué)報;1993年07期

7 吳建華，，楊明健;全數(shù)字鎖相環(huán)在瞬態(tài)頻率測試中的應(yīng)用[J];南昌大學(xué)學(xué)報(工程技術(shù)版);1995年02期

8 單長虹,鄧國揚(yáng);一種新型快速全數(shù)字鎖相環(huán)的研究[J];系統(tǒng)仿真學(xué)報;2003年04期

9 單長虹,孟憲元;嵌入式自動變模控制的快速全數(shù)字鎖相環(huán)[J];計算機(jī)仿真;2004年02期

10 熊卓列;張深基;;一種參數(shù)可動態(tài)智能設(shè)置的全數(shù)字鎖相環(huán)路[J];陜西理工學(xué)院學(xué)報(自然科學(xué)版);2006年02期

相關(guān)會議論文 前5條

1 徐凱;時宇;;全數(shù)字鎖相環(huán)的設(shè)計和實現(xiàn)[A];全國第一屆信號處理學(xué)術(shù)會議暨中國高科技產(chǎn)業(yè)化研究會信號處理分會籌備工作委員會第三次工作會議�？痆C];2007年

2 張鑫;許錄平;;全數(shù)字鎖相環(huán)的設(shè)計與分析[A];第二屆中國衛(wèi)星導(dǎo)航學(xué)術(shù)年會電子文集[C];2011年

3 龐浩;俎云霄;王贊基;;一種新型的全數(shù)字鎖相環(huán)[A];第七屆北京青年科技論文評選獲獎?wù)撐募痆C];2003年

4 王小兵;金鋒;;一種改進(jìn)的全數(shù)字化鎖相環(huán)在光柵位置檢測中的應(yīng)用[A];中國儀器儀表學(xué)會第六屆青年學(xué)術(shù)會議論文集[C];2004年

5 胡在洲;李曉峰;;基于全數(shù)字二階鎖相環(huán)的DS-QPSK數(shù)字中頻通信系統(tǒng)載波同步設(shè)計與FPGA實現(xiàn)[A];2008年中國西部青年通信學(xué)術(shù)會議論文集[C];2008年

相關(guān)博士學(xué)位論文 前2條

1 周郭飛;數(shù)字射頻中全數(shù)字鎖相環(huán)技術(shù)的研究[D];清華大學(xué);2009年

2 于光明;快速鎖定全數(shù)字鎖相環(huán)的分析與設(shè)計[D];清華大學(xué);2011年

相關(guān)碩士學(xué)位論文 前10條

1 高源培;應(yīng)用于全數(shù)字鎖相環(huán)的時間數(shù)字轉(zhuǎn)換器的研究與設(shè)計[D];復(fù)旦大學(xué);2014年

2 王華軍;基于FPGA的新型全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)[D];電子科技大學(xué);2015年

3 聞?wù)?一種低復(fù)雜度的線性全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)[D];電子科技大學(xué);2015年

4 甘武兵;基于線性增強(qiáng)TDC的全數(shù)字鎖相環(huán)設(shè)計[D];電子科技大學(xué);2014年

5 劉丹丹;一種新型寬頻域全數(shù)字鎖相環(huán)的研究與設(shè)計[D];南華大學(xué);2015年

6 楊春妮;2.4GHz CMOS全數(shù)字鎖相環(huán)的研究與設(shè)計[D];南京郵電大學(xué);2015年

7 黃保瑞;基于FPGA的二階全數(shù)字鎖相環(huán)的設(shè)計[D];延安大學(xué);2015年

8 馬驍;基于0.18μm CMOS工藝的全數(shù)字鎖相環(huán)設(shè)計[D];東南大學(xué);2016年

9 李鳳華;寬頻域自動變模控制的全數(shù)字鎖相環(huán)的研究[D];南華大學(xué);2016年

10 曹麗芳;三階全數(shù)字鎖相環(huán)技術(shù)研究與FPGA設(shè)計[D];西安電子科技大學(xué);2015年

本文編號：2154923