本文選題：D類(lèi)功放 + ∑-△調(diào)制��； 參考：《山東科技大學(xué)》2017年碩士論文

【摘要】：本論文的技術(shù)研究是以水聲通信發(fā)射系統(tǒng)為應(yīng)用背景設(shè)計(jì)的基于∑-△調(diào)制技術(shù)的D類(lèi)功率放大器。與傳統(tǒng)的模擬功放相比,數(shù)字D類(lèi)功放有著更高的工作效率,這就意味著更小的功率損失與更低的散熱量。與數(shù)字功放的傳統(tǒng)PWM調(diào)制相比,本文的信號(hào)調(diào)制技術(shù)是基于∑-△調(diào)制,輸出信號(hào)有著更小的諧波干擾。以上這兩大優(yōu)勢(shì)可以讓水聲通信設(shè)備擁有更小的體積結(jié)構(gòu)和更高能量的發(fā)射功率。本文研究的基于∑ - △調(diào)制技術(shù)的D類(lèi)功放主要有兩大部分:∑ - △信號(hào)調(diào)制部分(數(shù)字部分)和后級(jí)的功率放大部分(模擬部分)。在信號(hào)調(diào)制部分,有過(guò)采樣技術(shù)和噪聲整形技術(shù)兩大關(guān)鍵要點(diǎn)。過(guò)采樣采用多級(jí)實(shí)現(xiàn),其間插值濾波器的設(shè)計(jì)進(jìn)行了結(jié)構(gòu)優(yōu)化。噪聲整形技術(shù)是通過(guò)∑-△調(diào)制器來(lái)實(shí)現(xiàn),其實(shí)際是一個(gè)閉環(huán)的控制系統(tǒng),調(diào)制器模型和系統(tǒng)零極點(diǎn)都進(jìn)行了相關(guān)優(yōu)化,最終調(diào)制器輸出高速1bit數(shù)據(jù)流,輸出信噪比約為110dB。模擬部分集中體現(xiàn)為功率放大功能,經(jīng)低通濾波還原為初始信號(hào)。本論文詳細(xì)介紹了基于∑-△調(diào)制技術(shù)的D類(lèi)功放的關(guān)鍵技術(shù)及其具體實(shí)現(xiàn)過(guò)程,不但對(duì)前端的信號(hào)調(diào)制部分進(jìn)行了 Simulink環(huán)境下的建模仿真,而且對(duì)后端全橋結(jié)構(gòu)的功率輸出級(jí)進(jìn)行了硬件實(shí)現(xiàn),其中的死區(qū)時(shí)間通過(guò)VHDL進(jìn)行精確設(shè)置。從長(zhǎng)遠(yuǎn)來(lái)看,無(wú)論是前面的調(diào)制器部分還是后面的死區(qū)時(shí)間設(shè)計(jì)都可以通過(guò)FPGA芯片和相關(guān)的程序語(yǔ)言完成,體現(xiàn)了高集成度便于后期改進(jìn)的優(yōu)點(diǎn)。結(jié)合插值濾波器、調(diào)制器噪聲傳輸函數(shù)零點(diǎn)位置、功率輸出級(jí)互補(bǔ)信號(hào)插入死區(qū)時(shí)間等方面的優(yōu)化設(shè)計(jì),最終設(shè)計(jì)的D類(lèi)功放滿(mǎn)足水聲通信發(fā)射系統(tǒng)的指標(biāo)要求。總之,本文從理論、軟件、硬件三個(gè)方面詳細(xì)闡述了基于∑-△調(diào)制技術(shù)的D類(lèi)功放的原理和實(shí)現(xiàn)過(guò)程,驗(yàn)證了方案的可行性并達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo)。
[Abstract]:In this paper, a class D power amplifier based on 鈭，

本文編號(hào)：1952231