本文選題：D類功放 + ∑-△調(diào)制��； 參考：《山東科技大學(xué)》2017年碩士論文

【摘要】：本論文的技術(shù)研究是以水聲通信發(fā)射系統(tǒng)為應(yīng)用背景設(shè)計的基于∑-△調(diào)制技術(shù)的D類功率放大器。與傳統(tǒng)的模擬功放相比,數(shù)字D類功放有著更高的工作效率,這就意味著更小的功率損失與更低的散熱量。與數(shù)字功放的傳統(tǒng)PWM調(diào)制相比,本文的信號調(diào)制技術(shù)是基于∑-△調(diào)制,輸出信號有著更小的諧波干擾。以上這兩大優(yōu)勢可以讓水聲通信設(shè)備擁有更小的體積結(jié)構(gòu)和更高能量的發(fā)射功率。本文研究的基于∑ - △調(diào)制技術(shù)的D類功放主要有兩大部分:∑ - △信號調(diào)制部分(數(shù)字部分)和后級的功率放大部分(模擬部分)。在信號調(diào)制部分,有過采樣技術(shù)和噪聲整形技術(shù)兩大關(guān)鍵要點。過采樣采用多級實現(xiàn),其間插值濾波器的設(shè)計進(jìn)行了結(jié)構(gòu)優(yōu)化。噪聲整形技術(shù)是通過∑-△調(diào)制器來實現(xiàn),其實際是一個閉環(huán)的控制系統(tǒng),調(diào)制器模型和系統(tǒng)零極點都進(jìn)行了相關(guān)優(yōu)化,最終調(diào)制器輸出高速1bit數(shù)據(jù)流,輸出信噪比約為110dB。模擬部分集中體現(xiàn)為功率放大功能,經(jīng)低通濾波還原為初始信號。本論文詳細(xì)介紹了基于∑-△調(diào)制技術(shù)的D類功放的關(guān)鍵技術(shù)及其具體實現(xiàn)過程,不但對前端的信號調(diào)制部分進(jìn)行了 Simulink環(huán)境下的建模仿真,而且對后端全橋結(jié)構(gòu)的功率輸出級進(jìn)行了硬件實現(xiàn),其中的死區(qū)時間通過VHDL進(jìn)行精確設(shè)置。從長遠(yuǎn)來看,無論是前面的調(diào)制器部分還是后面的死區(qū)時間設(shè)計都可以通過FPGA芯片和相關(guān)的程序語言完成,體現(xiàn)了高集成度便于后期改進(jìn)的優(yōu)點。結(jié)合插值濾波器、調(diào)制器噪聲傳輸函數(shù)零點位置、功率輸出級互補(bǔ)信號插入死區(qū)時間等方面的優(yōu)化設(shè)計,最終設(shè)計的D類功放滿足水聲通信發(fā)射系統(tǒng)的指標(biāo)要求�？傊�,本文從理論、軟件、硬件三個方面詳細(xì)闡述了基于∑-△調(diào)制技術(shù)的D類功放的原理和實現(xiàn)過程,驗證了方案的可行性并達(dá)到了預(yù)期的設(shè)計目標(biāo)。
[Abstract]:In this paper, a class D power amplifier based on 鈭，

本文編號：1952231