本文關(guān)鍵詞：FT-SerDes接收器設(shè)計

  更多相關(guān)文章： SerDes 阻抗匹配 均衡器 采樣 串并轉(zhuǎn)換 Comma檢測 Los檢測

【摘要】：SerDes是一種時分多路復(fù)用(TDM)、點對點(P2P)的串行通信技術(shù),即在發(fā)送端,多路低速并行信號被轉(zhuǎn)換成高速串行信號,經(jīng)過傳輸媒體(光纜或銅線),最后在接收端,高速串行信號重新轉(zhuǎn)換成低速并行信號。這種點對點的串行通信技術(shù)能充分利用傳輸媒體的信道容量,減少所需的傳輸信道數(shù)和器件引腳數(shù),從而大大降低通信成本。作者參與了一個FT-SerDes(下稱SerDes)中接收器的研制任務(wù),該SerDes基于40nm標準CMOS工藝,最大傳輸速率5Gbps。論文介紹了SerDes接收器的各單元組成以及其工作原理,完成了SerDes接收器電路及版圖的設(shè)計驗證,該接收器支持1.25,2.5,3.125和5 Gbps數(shù)據(jù)速率,能實現(xiàn)對數(shù)據(jù)信號的補償放大,采樣以及串并轉(zhuǎn)換等功能。針對接收器設(shè)計中的各個單元設(shè)計,本文的主要工作如下:一:設(shè)計的阻抗匹配電路采用二分法算法實現(xiàn),能快速實現(xiàn)阻抗的匹配,減小反射,保證信號質(zhì)量;二:均衡器采用多級放大器級聯(lián)與環(huán)路反饋相結(jié)合的方法來補償高頻衰減,實現(xiàn)對信號15d B固定增益的放大;三:采樣電路通過高速鎖存比較器實現(xiàn),能快速提取數(shù)據(jù)信息,并且該采樣比較器還能工作在更高的傳輸速率(大概20Gbps),對更高速Serdes接口的采樣器研究有很好的參考意義;四:串并轉(zhuǎn)換電路采用了傳統(tǒng)的樹形解串結(jié)構(gòu),結(jié)構(gòu)經(jīng)典,能較好的解決時序問題;五:設(shè)計了Comma檢測單元(邊界檢測單元),利用Comma信號指示字節(jié)邊界,驗證數(shù)據(jù)是否對齊;六:設(shè)計了Los(差分信號強度)檢測單元,對數(shù)據(jù)進行實時監(jiān)控,用于判斷接收器是否工作,節(jié)約功耗。七:對各單元的版圖和整體版圖進行定制和仿真,驗證設(shè)計的正確性。在仿真過程中采用Verilog-A模擬噪聲源,模擬了SerDes接收器系統(tǒng)中固有的各種噪聲源,利用Hspice工具進行了仿真,結(jié)果顯示該接收器工作正常,性能指標滿足項目要求。
【關(guān)鍵詞】：SerDes 阻抗匹配 均衡器 采樣 串并轉(zhuǎn)換 Comma檢測 Los檢測
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN851
【目錄】：

• 摘要11-12
• ABSTRACT12-14
• 第一章 緒論14-18
• 1.1 課題研究背景14-15
• 1.2 國內(nèi)外研究進展15
• 1.3 課題的主要工作15-16
• 1.4 論文的組成16-18
• 第二章 SerDes概述18-26
• 2.1 并行接口的局限性18-19
• 2.2 高速串行接口19-20
• 2.3 SerDes的組成及工作原理20-22
• 2.4 Serdes的主要性能指標22
• 2.4.1 抖動22
• 2.4.2 誤碼率22
• 2.4.3 眼圖22
• 2.5 SerDes信道分析22-26
• 2.5.1 信道特性23-24
• 2.5.1.1 介質(zhì)損耗23
• 2.5.1.2 趨膚效應(yīng)23
• 2.5.1.3 串?dāng)_23-24
• 2.5.2 信道損耗24-26
• 第三章 差分信號接收器設(shè)計26-53
• 3.1 阻抗匹配電路設(shè)計27-31
• 3.1.1 阻抗匹配原理28
• 3.1.2 電阻陣列28-30
• 3.1.3 模擬模塊30
• 3.1.4 模擬分析30-31
• 3.2 均衡電路設(shè)計31-40
• 3.2.1 均衡器分類32-35
• 3.2.1.1 無源均衡器32-33
• 3.2.1.2 有源均衡器33
• 3.2.1.3 線性均衡器33-34
• 3.2.1.4 非線性均衡器34-35
• 3.2.2 FT-SerDes均衡器設(shè)計35-38
• 3.2.2.1 基準電壓源35-36
• 3.2.2.2 交流耦合36
• 3.2.2.3 線性模擬均衡器電路36-38
• 3.2.3 均衡器仿真38-40
• 3.3 采樣電路設(shè)計40-45
• 3.3.1 時鐘數(shù)據(jù)恢復(fù)電路41-42
• 3.3.2 第一級采樣42
• 3.3.3 第二級采樣42-43
• 3.3.4 第三級采樣43-44
• 3.3.5 仿真結(jié)果44-45
• 3.4 串并轉(zhuǎn)換電路設(shè)計45-52
• 3.4.1 串并轉(zhuǎn)換原理46
• 3.4.2 數(shù)據(jù)對齊46-47
• 3.4.3 五分頻47-48
• 3.4.4 1:2 分接器48-49
• 3.4.5 1:5 分接器49-50
• 3.4.6 仿真結(jié)果50-52
• 3.5 本章小結(jié)52-53
• 第四章 功能檢測電路設(shè)計53-58
• 4.1 Comma檢測電路53-54
• 4.1.1 Comma檢測原理53
• 4.1.2 Comma電路的實現(xiàn)與仿真53-54
• 4.2 差分信號強度檢測電路54-57
• 4.2.1 檢測電路原理54-55
• 4.2.2 電路仿真55-57
• 4.3 本章小結(jié)57-58
• 第五章 版圖的實現(xiàn)58-64
• 5.1 版圖設(shè)計要考慮的問題及方案58
• 5.2 版圖的系統(tǒng)級布局規(guī)劃與實現(xiàn)58-61
• 5.3 版圖模擬結(jié)果61-63
• 5.3.1 均衡器版圖仿真61-63
• 5.3.2 數(shù)據(jù)強度檢測版圖仿真63
• 5.4 本章小結(jié)63-64
• 第六章 結(jié)束語64-66
• 6.1 回顧總結(jié)64
• 6.2 不足之處64-65
• 6.3 展望未來高性能接口65-66
• 致謝66-67
• 參考文獻67-70
• 作者在學(xué)期間取得的學(xué)術(shù)成果70-71
• 附錄A 傳輸線的Hspice模型71

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前8條

1 韓良;尹帥;;基于CMOS工藝高速光纖通信系統(tǒng)的限幅放大器[J];微電子學(xué)與計算機;2009年07期

2 謝詹奇;戴慶元;;均衡器技術(shù)研究[J];微處理機;2009年03期

3 劉瑋;肖磊;楊蓮興;;1.25Gbps串并并串轉(zhuǎn)換接收器的低抖動設(shè)計[J];固體電子學(xué)研究與進展;2009年01期

4 顧艷麗;熊繼軍;焦新泉;;長線傳輸?shù)淖杩蛊ヅ湓O(shè)計[J];國外電子元器件;2008年10期

5 閆景富;李淑秋;;LVDS和CML電平在高速串行連接中的應(yīng)用[J];微計算機應(yīng)用;2008年08期

6 黃乘順;李星亮;蔡益宇;;傳輸線阻抗匹配模型及精確計算[J];通信技術(shù);2007年11期

7 張家川;劉伯安;;高速多電平LVDS收發(fā)器設(shè)計[J];微電子學(xué)與計算機;2007年04期

8 劉祥遠,陳書明;LVDS高速I/O接口單元的設(shè)計研究[J];計算機工程與科學(xué);2001年04期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前2條

1 李永乾;基于8b/10b編碼技術(shù)的SerDes接口電路設(shè)計[D];電子科技大學(xué);2010年

2 魯雪晴;高速通信系統(tǒng)中的模擬均衡器研究[D];西安電子科技大學(xué);2007年

，

本文編號：813540