本文關(guān)鍵詞：基于FPGA的雷達(dá)顯示終端的研制

  更多相關(guān)文章： 現(xiàn)場(chǎng)可編程門陣列 雷達(dá)顯示終端 原始視頻

【摘要】：雷達(dá)終端顯示器用來(lái)顯示雷達(dá)所獲得的目標(biāo)信息和情報(bào)。是人機(jī)聯(lián)系的一個(gè)接口�，F(xiàn)役老產(chǎn)品的終端顯示器許多還是采用陰極射線管,這些設(shè)備還是模擬電路,使用的計(jì)算機(jī)性能低下,有些設(shè)備沒(méi)有計(jì)算機(jī)。陰極射線管基本已經(jīng)被淘汰。隨著這些設(shè)備工作年限的增加,設(shè)備開(kāi)始出現(xiàn)故障,需要維修和升級(jí)�；趯�(duì)原有設(shè)備的維護(hù)和升級(jí),本論文研制一種基于FPGA的硬件平臺(tái)實(shí)現(xiàn)雷達(dá)終端顯示功能的設(shè)計(jì)。輸出接口可直接與液晶顯示器相連。既可獨(dú)立工作,也可將雷達(dá)顯示器與計(jì)算機(jī)顯示器融合而不占用計(jì)算機(jī)系統(tǒng)資源。在滿足環(huán)境溫度要求的同時(shí),具有低成本、高可靠性、體積小、易于安裝和維護(hù)、功耗低、通用性強(qiáng)等優(yōu)點(diǎn)。該設(shè)計(jì)成果已用于多個(gè)產(chǎn)品,獲得了不錯(cuò)的評(píng)價(jià)。本文基于Xilinx公司的FPGA硬件平臺(tái)實(shí)現(xiàn)PPI顯示器和A/R距離顯示器的功能,然后與計(jì)算機(jī)輸出的視頻疊加后送到液晶顯示器顯示。整個(gè)顯示部分不需要經(jīng)過(guò)計(jì)算機(jī)處理,完全由原始視頻顯示板完成。通過(guò)模擬雷達(dá)信號(hào),觀察液晶顯示器畫面的方式來(lái)驗(yàn)證該方案的可行性和通用性。本文的主要工作包括:1.雷達(dá)原始視頻顯示板的硬件設(shè)計(jì)和調(diào)試。2.雷達(dá)PPI顯示程序設(shè)計(jì)和A/R顯示程序設(shè)計(jì)。3.雷達(dá)視頻與計(jì)算機(jī)視頻的數(shù)字疊加設(shè)計(jì)。
【關(guān)鍵詞】：現(xiàn)場(chǎng)可編程門陣列 雷達(dá)顯示終端 原始視頻
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN957.7
【目錄】：

• 摘要5-6
• ABSTRACT6-9
• 第一章 緒論9-12
• 1.1 研究背景9
• 1.2 研究現(xiàn)狀與發(fā)展趨勢(shì)9-10
• 1.3 研究目的與意義及本文簡(jiǎn)介10-12
• 第二章 雷達(dá)顯示終端系統(tǒng)設(shè)計(jì)12-21
• 2.1 需求背景12
• 2.2 接口需求12-13
• 2.3 功能需求13
• 2.4 方案選擇13-14
• 2.5 性能需求14
• 2.6 組成14
• 2.7 硬件設(shè)計(jì)14-16
• 2.7.1 計(jì)算機(jī)選型14-15
• 2.7.2 液晶顯示器選型15
• 2.7.3 原始視頻板設(shè)計(jì)15-16
• 2.8 軟件設(shè)計(jì)16-20
• 2.8.1 計(jì)算機(jī)應(yīng)用軟件16
• 2.8.2 原始視頻軟件16-20
• 2.9 系統(tǒng)界面20
• 2.10 本章小結(jié)20-21
• 第三章 原始視頻顯示板硬件設(shè)計(jì)21-46
• 3.1 電磁兼容設(shè)計(jì)21-26
• 3.1.1 濾波電路種類22
• 3.1.2 低通濾波電路22
• 3.1.3 時(shí)鐘信號(hào)設(shè)計(jì)22-23
• 3.1.4 PCB布線設(shè)計(jì)23-24
• 3.1.5 電容布線設(shè)計(jì)24
• 3.1.6 匹配電阻設(shè)計(jì)24-25
• 3.1.7 復(fù)位電路抗干擾設(shè)計(jì)25-26
• 3.2 原始視頻顯示板電路設(shè)計(jì)26-45
• 3.2.1 DVI接口電路設(shè)計(jì)27-33
• 3.2.2 雙端口靜態(tài)RAM電路設(shè)計(jì)33-35
• 3.2.3 雷達(dá)接口電路設(shè)計(jì)35-37
• 3.2.4 A/D電路設(shè)計(jì)37-38
• 3.2.5 串行接口電路設(shè)計(jì)38-39
• 3.2.6 FPGA電路設(shè)計(jì)39-43
• 3.2.7 電源43-44
• 3.2.8 VGA接口電路設(shè)計(jì)44
• 3.2.9 設(shè)計(jì)實(shí)物圖44-45
• 3.3 本章小結(jié)45-46
• 第四章 FPGA程序設(shè)計(jì)及測(cè)試驗(yàn)證46-64
• 4.1 VHDL簡(jiǎn)介46
• 4.2 A/R顯示器設(shè)計(jì)46-53
• 4.2.1 時(shí)鐘脈沖發(fā)生器模塊47
• 4.2.2 距離壓縮模塊47-49
• 4.2.3 移動(dòng)距標(biāo)產(chǎn)生模塊49-50
• 4.2.4 刻度產(chǎn)生模塊50-51
• 4.2.5 A顯模塊51
• 4.2.6 R顯模塊51
• 4.2.7 視頻疊加模塊51-53
• 4.3 PPI顯示器設(shè)計(jì)53-62
• 4.3.1 余輝實(shí)現(xiàn)原理53-55
• 4.3.2 控制命令的接收55-56
• 4.3.3 掃描線設(shè)計(jì)56-57
• 4.3.4 雷達(dá)數(shù)據(jù)處理57-58
• 4.3.5 雷達(dá)信號(hào)模擬58-59
• 4.3.6 串行通信模塊設(shè)計(jì)59-62
• 4.4 測(cè)試驗(yàn)證62-63
• 4.5 本章小結(jié)63-64
• 第五章 全文總結(jié)與展望64-66
• 5.1 全文總結(jié)64
• 5.2 后續(xù)工作展望64-66
• 致謝66-67
• 參考文獻(xiàn)67-69

【參考文獻(xiàn)】

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 周建華;機(jī)載雷達(dá)報(bào)警液晶顯示器的設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2007年

，

本文編號(hào)：675533