本文關(guān)鍵詞：基于Zynq的雷達(dá)信號(hào)處理器驗(yàn)證平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)，，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著半導(dǎo)體制造技術(shù)和制造工藝的飛速發(fā)展,集成電路已進(jìn)入基于IP復(fù)用的SoC時(shí)代,設(shè)計(jì)人員將越來(lái)越多的功能集成到SoC中,隨著SoC的復(fù)雜度不斷提升和設(shè)計(jì)規(guī)模不斷增加,驗(yàn)證的難度也隨之凸顯出來(lái),驗(yàn)證工作占據(jù)了SoC設(shè)計(jì)開發(fā)周期的50%~70%,已成為復(fù)雜SoC設(shè)計(jì)開發(fā)的瓶頸。由于驗(yàn)證貫穿于芯片開發(fā)的整個(gè)流程,因此采用合理、高效的驗(yàn)證方法和驗(yàn)證技術(shù)對(duì)待驗(yàn)證設(shè)計(jì)進(jìn)行充分的驗(yàn)證變得越來(lái)越重要。脈沖多普勒(PD)雷達(dá)信號(hào)處理器作為雷達(dá)系統(tǒng)的核心組成部分,它具有參數(shù)可配置、結(jié)構(gòu)復(fù)雜、處理數(shù)據(jù)量大的特點(diǎn),PD雷達(dá)信號(hào)處理器包括數(shù)字下變頻(DDC)模塊、脈沖壓縮(PC)模塊和動(dòng)目標(biāo)檢測(cè)(MTD)模塊三個(gè)關(guān)鍵IP核,如何高效的對(duì)其進(jìn)行全面驗(yàn)證成為一個(gè)難題。首先,本文對(duì)當(dāng)前的SoC功能驗(yàn)證方法進(jìn)行了研究,深入研究了軟硬件協(xié)同驗(yàn)證方法及其可執(zhí)行模型的處理器建模方式和IP模塊建模方式。然后,依據(jù)PD雷達(dá)信號(hào)處理器的系統(tǒng)結(jié)構(gòu)和需要驗(yàn)證的功能,結(jié)合Zynq系列開發(fā)板ARM+FPGA體系結(jié)構(gòu)的優(yōu)點(diǎn),確定了本文軟硬件協(xié)同驗(yàn)證平臺(tái)的建模方式:采用實(shí)際處理器芯片方式完成處理器建模,采用FPGA原型完成IP模塊建模。最后,根據(jù)驗(yàn)證平臺(tái)建模方式,提出了基于Zynq的雷達(dá)信號(hào)處理器軟硬件協(xié)同驗(yàn)證平臺(tái)的層次化設(shè)計(jì)方案,并基于Zedboard開發(fā)板對(duì)驗(yàn)證平臺(tái)的應(yīng)用層、系統(tǒng)層、驅(qū)動(dòng)層、硬件接口層、DUV層進(jìn)行了實(shí)現(xiàn),其中,應(yīng)用層、系統(tǒng)層和驅(qū)動(dòng)層基于Zedboard處理器系統(tǒng)部分實(shí)現(xiàn),硬件接口層、DUV層基于Zedboard可編程邏輯部分實(shí)現(xiàn)。本驗(yàn)證平臺(tái)為雷達(dá)信號(hào)處理器提供了一個(gè)易觀測(cè)、層次化、高效率的驗(yàn)證環(huán)境。本論文使用搭建的軟硬件協(xié)同驗(yàn)證平臺(tái)對(duì)PD雷達(dá)信號(hào)處理器關(guān)鍵IP核和整體進(jìn)行了功能驗(yàn)證。首先,將DDC模塊添加到驗(yàn)證平臺(tái)中并對(duì)其進(jìn)行驗(yàn)證,DDC模塊響應(yīng)和其參考模型的標(biāo)準(zhǔn)結(jié)果相對(duì)誤差為10-4數(shù)量級(jí)。然后,對(duì)PC模塊和MTD模塊分別進(jìn)行了功能驗(yàn)證,不同點(diǎn)數(shù)配置模式下,PC模塊和MTD模塊響應(yīng)和參考模型的標(biāo)準(zhǔn)結(jié)果相對(duì)誤差均為10-4數(shù)量級(jí)。最后,為了驗(yàn)證關(guān)鍵IP核接口時(shí)序和整體功能是否滿足要求,對(duì)不同參數(shù)配置下的PD雷達(dá)信號(hào)處理器關(guān)鍵IP核進(jìn)行整體驗(yàn)證,整體響應(yīng)和參考模型的標(biāo)準(zhǔn)結(jié)果的相對(duì)誤差為10-4數(shù)量級(jí),驗(yàn)證了PD雷達(dá)信號(hào)處理器功能的正確性。
【關(guān)鍵詞】：SoC 軟硬件協(xié)同驗(yàn)證 雷達(dá)信號(hào)處理器 層次化
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN47;TN957
【目錄】：

• 摘要5-6
• ABSTRACT6-11
• 符號(hào)對(duì)照表11-12
• 縮略語(yǔ)對(duì)照表12-15
• 第一章 緒論15-19
• 1.1 研究背景15-16
• 1.2 課題的研究來(lái)源及意義16-17
• 1.3 論文的主要工作及內(nèi)容安排17-19
• 1.3.1 本文的主要工作17
• 1.3.2 本文的內(nèi)容安排17-19
• 第二章 功能驗(yàn)證方法19-29
• 2.1 SoC功能驗(yàn)證方法19-22
• 2.1.1 軟件仿真19-20
• 2.1.2 形式驗(yàn)證20-21
• 2.1.3 軟硬件協(xié)同驗(yàn)證21-22
• 2.2 軟硬件協(xié)同驗(yàn)證可執(zhí)行模型22-24
• 2.2.1 處理器建模方式22-23
• 2.2.2 IP模塊建模方式23-24
• 2.3 Zynq-7000 SoC24-28
• 2.3.1 Zynq體系結(jié)構(gòu)24-26
• 2.3.2 PS和PL接口26
• 2.3.3 Zynq啟動(dòng)方式26-27
• 2.3.4 AXI總線協(xié)議27-28
• 2.4 本章小結(jié)28-29
• 第三章 PD雷達(dá)信號(hào)處理器驗(yàn)證平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)29-55
• 3.1 PD雷達(dá)信號(hào)處理器29-35
• 3.1.1 雷達(dá)處理器工作流程29-30
• 3.1.2 PD雷達(dá)信號(hào)處理器關(guān)鍵IP核30-35
• 3.2 驗(yàn)證平臺(tái)設(shè)計(jì)目標(biāo)35-36
• 3.2.1 PD雷達(dá)信號(hào)處理器驗(yàn)證內(nèi)容35-36
• 3.2.2 驗(yàn)證平臺(tái)的設(shè)計(jì)目標(biāo)36
• 3.3 軟硬件協(xié)同驗(yàn)證平臺(tái)可執(zhí)行模型的選擇36-38
• 3.4 開發(fā)板選擇38-39
• 3.5 驗(yàn)證平臺(tái)設(shè)計(jì)實(shí)現(xiàn)方案39-52
• 3.5.1 驗(yàn)證平臺(tái)層次結(jié)構(gòu)39-40
• 3.5.2 驗(yàn)證平臺(tái)應(yīng)用層40-41
• 3.5.3 驗(yàn)證平臺(tái)系統(tǒng)層41-42
• 3.5.4 驗(yàn)證平臺(tái)驅(qū)動(dòng)層42-46
• 3.5.5 驗(yàn)證平臺(tái)硬件接口層46-49
• 3.5.6 驗(yàn)證平臺(tái)DUV層49-52
• 3.6 驗(yàn)證平臺(tái)工作流程52-54
• 3.7 本章小結(jié)54-55
• 第四章 PD雷達(dá)信號(hào)處理器驗(yàn)證55-69
• 4.1 驗(yàn)證工具55-56
• 4.2 PD雷達(dá)信號(hào)處理器驗(yàn)證56-67
• 4.2.1 DDC模塊驗(yàn)證56-58
• 4.2.2 PC模塊驗(yàn)證58-61
• 4.2.3 MTD模塊驗(yàn)證61-64
• 4.2.4 整體驗(yàn)證64-67
• 4.3 本章小結(jié)67-69
• 第五章 總結(jié)與展望69-71
• 5.1 工作總結(jié)69
• 5.2 展望69-71
• 參考文獻(xiàn)71-75
• 致謝75-77
• 作者簡(jiǎn)介77-78

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 ;雷達(dá)信號(hào)及其處理[J];電子科技文摘;2006年04期

2 李坤;;雷達(dá)信號(hào)及其監(jiān)測(cè)研究[J];中國(guó)無(wú)線電;2006年11期

3 張金玉;;傳輸原因引起的雷達(dá)信號(hào)故障二例[J];空中交通管理;2009年09期

4 何駿敏;;復(fù)雜體制雷達(dá)信號(hào)的特點(diǎn)分析[J];科技風(fēng);2010年16期

5 潘建壽;;

本文編號(hào)：449665