基于FPGA的LDPC編譯碼的高速并行化設(shè)計(jì)與實(shí)現(xiàn)
發(fā)布時(shí)間:2024-03-26 03:09
LDPC碼是一種特殊的線性分組碼,其性能可接近于香農(nóng)限。由于LDPC碼具有良好的性能且譯碼復(fù)雜度低、結(jié)構(gòu)靈活,已廣泛應(yīng)用于信道編碼領(lǐng)域,包括深空通信、光纖通信、衛(wèi)星數(shù)字視頻和音頻廣播等領(lǐng)域。采用可配置的全并行結(jié)構(gòu),在FPGA實(shí)現(xiàn)LDPC編譯碼時(shí)提高了數(shù)據(jù)處理能力,并根據(jù)芯片的資源大小進(jìn)行不同方式的并行化譯碼結(jié)構(gòu)處理。經(jīng)過ModelSim仿真驗(yàn)證和在Artix-7平臺上試驗(yàn),驗(yàn)證了LDPC譯碼可配置并行化實(shí)現(xiàn)的可行性和有效性,同時(shí)對比驗(yàn)證了它在硬件資源上的消耗和多場景多種速率情況下的數(shù)據(jù)傳輸性能。
【文章頁數(shù)】:7 頁
【文章目錄】:
0 引言
1 LDPC編譯碼器實(shí)現(xiàn)結(jié)構(gòu)
1.1 LDPC碼基礎(chǔ)知識
1.2 準(zhǔn)循環(huán)QC_LDPC碼
1.3 LDPC編碼器設(shè)計(jì)及實(shí)現(xiàn)
1.3.1 編碼器基本結(jié)構(gòu)
1.3.2 編碼器的FPGA仿真
1.4 LDPC譯碼算法及譯碼器結(jié)構(gòu)
1.4.1 譯碼器基本結(jié)構(gòu)
1.4.2 譯碼器的擴(kuò)展結(jié)構(gòu)
1.4.3 譯碼器實(shí)現(xiàn)結(jié)構(gòu)比較
2 LDPC碼和Turbo碼性能比較
3 結(jié)語
本文編號:3939273
【文章頁數(shù)】:7 頁
【文章目錄】:
0 引言
1 LDPC編譯碼器實(shí)現(xiàn)結(jié)構(gòu)
1.1 LDPC碼基礎(chǔ)知識
1.2 準(zhǔn)循環(huán)QC_LDPC碼
1.3 LDPC編碼器設(shè)計(jì)及實(shí)現(xiàn)
1.3.1 編碼器基本結(jié)構(gòu)
1.3.2 編碼器的FPGA仿真
1.4 LDPC譯碼算法及譯碼器結(jié)構(gòu)
1.4.1 譯碼器基本結(jié)構(gòu)
1.4.2 譯碼器的擴(kuò)展結(jié)構(gòu)
1.4.3 譯碼器實(shí)現(xiàn)結(jié)構(gòu)比較
2 LDPC碼和Turbo碼性能比較
3 結(jié)語
本文編號:3939273
本文鏈接:http://sikaile.net/kejilunwen/wltx/3939273.html
最近更新
教材專著