基于快速擬合的高精度授時(shí)技術(shù)
發(fā)布時(shí)間:2024-03-24 14:34
本文針對(duì)采用晶振產(chǎn)生本地時(shí)鐘的衛(wèi)星導(dǎo)航接收機(jī)的高精度授時(shí)問(wèn)題,特別是考慮在衛(wèi)星失鎖等不定位情況,提出了一種具備快速擬合的時(shí)間同步控制方法,提高了衛(wèi)星導(dǎo)航接收機(jī)的授時(shí)精度和可用性。文中分析了影響衛(wèi)星導(dǎo)航接收機(jī)授時(shí)精度的幾個(gè)關(guān)鍵因素,給出了時(shí)間同步的軟件設(shè)計(jì)算法實(shí)現(xiàn),在某型衛(wèi)星導(dǎo)航接收機(jī)上進(jìn)行了測(cè)試驗(yàn)證。測(cè)試結(jié)果表明:本文設(shè)計(jì)的基于快速擬合的時(shí)間同步控制算法有效,提高了衛(wèi)星導(dǎo)航接收機(jī)的授時(shí)精度和可用性。
【文章頁(yè)數(shù)】:5 頁(yè)
【部分圖文】:
本文編號(hào):3937596
【文章頁(yè)數(shù)】:5 頁(yè)
【部分圖文】:
圖1抽頭延遲線模型
FPGA芯片手冊(cè)中給出了最小延遲指標(biāo)(例如Zynq7100PL最小延遲指標(biāo)為66ps),因此在FPGA內(nèi)部通過(guò)軟件搭建抽頭延遲線模塊以實(shí)現(xiàn)高精度的時(shí)間測(cè)量。抽頭延遲線模塊模型如圖1,使用FPGA中的可編程邏輯單元(LE)實(shí)現(xiàn)進(jìn)位鏈形式的加法器,這種短而固定的延時(shí)累積就獲得需要的....
圖2接收機(jī)時(shí)間同步軟件實(shí)現(xiàn)流程圖
接收機(jī)上電后,記錄擬合數(shù)據(jù),圖3為拷機(jī)3小時(shí)的擬合參數(shù)0a、1a、a2變化曲線與接收機(jī)板卡溫度的變化曲線,圖4為接收機(jī)鐘漂擬合鐘漂與計(jì)算鐘漂的變化曲線及兩者之差的變化曲線,圖5-a為定位正常時(shí)的1pps授時(shí)精度,偏離參考1pps140ns,1pps抖動(dòng)為12ns,圖5-b為不定位....
圖3鐘漂擬合參數(shù)及溫度變化曲線
圖2接收機(jī)時(shí)間同步軟件實(shí)現(xiàn)流程圖圖4擬合鐘漂與計(jì)算鐘漂變化曲線
圖4擬合鐘漂與計(jì)算鐘漂變化曲線
圖3鐘漂擬合參數(shù)及溫度變化曲線圖5-a定位時(shí)的1pps精度
本文編號(hào):3937596
本文鏈接:http://sikaile.net/kejilunwen/wltx/3937596.html
最近更新
教材專著