發(fā)布時間：2023-04-05 08:06

　　現(xiàn)代信息技術的高速發(fā)展使得對應用中的射頻通信系統(tǒng)提出了更高的要求,而鎖相環(huán)是其中必不可少的關鍵模塊,因為鎖相環(huán)的性能在很大程度上決定著整個系統(tǒng)的優(yōu)劣。隨著集成電路制造工藝的快速發(fā)展,CMOS制造工藝已經進入了深亞微米時代,工藝特征尺寸的不斷縮小使得模擬電路的設計更加困難,同時數(shù)字電路的優(yōu)勢也在不斷凸顯,在應用中盡可能使用數(shù)字電路取代模擬電路已經成為一種必然趨勢。數(shù)字鎖相環(huán)憑借良好的集成性,可編程的靈活性,更小的面積,更低的功耗以及較好的噪聲性能得到廣泛的關注和研究。本文研究并提出了一種高分辨率低功耗低噪聲CMOS數(shù)字鎖相環(huán)電路。相位檢測由基于ADC的鑒相器完成,該部分包括采樣電路、電荷泵、時間域可變增益放大電路和SAR-ADC。鑒相過程采用亞采樣原理避免了分頻器的使用,帶內噪聲不會被擴大N²倍,優(yōu)化了環(huán)路噪聲性能,同時亞采樣原理也因為具有高檢測增益而被廣泛使用。由電荷泵和脈沖產生電路構成的時間域可變增益放大電路進一步提高了鎖相環(huán)的分辨率。SAR-ADC將電壓信號轉換為數(shù)字信號,從而避免使用占用面積很大的模擬濾波器,改為使用占用面積小同時靈活性更高的數(shù)字環(huán)路濾波器。...

【文章頁數(shù)】：89 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號對照表
縮略語對照表
第一章 緒論
    1.1 研究背景與研究意義
    1.2 研究進展
    1.3 論文的主要工作和創(chuàng)新點
    1.4 論文結構安排
第二章 鎖相環(huán)基礎
    2.1 常見鎖相環(huán)
        2.1.1 鎖相環(huán)分類
        2.1.2 數(shù)字鎖相環(huán)與模擬鎖相環(huán)的比較
    2.2 數(shù)字鎖相環(huán)實現(xiàn)原理
        2.2.1 I型數(shù)字鎖相環(huán)
        2.2.2 II型數(shù)字鎖相環(huán)
    2.3 數(shù)字鎖相環(huán)主要性能指標
    2.4 本章小結
第三章 數(shù)字鎖相環(huán)結構和環(huán)路分析
    3.1 數(shù)字鎖相環(huán)整體結構
    3.2 模型分析
        3.2.1 數(shù)學模型
        3.2.2 噪聲模型
        3.2.3 行為級模型
    3.3 環(huán)路分析
        3.3.1 環(huán)路特性分析
        3.3.2 穩(wěn)定性分析
    3.4 本章小結
第四章 數(shù)字鎖相環(huán)電路模塊研究
    4.1 亞采樣鑒相器
        4.1.1 亞采樣鑒相器工作原理
        4.1.2 亞采樣電路實現(xiàn)
    4.2 差分電荷泵
        4.2.1 電荷泵基本結構
        4.2.2 電荷泵非理想效應
        4.2.3 差分電荷泵電路實現(xiàn)
    4.3 脈沖產生電路和SAR-ADC
        4.3.1 逐次逼近型模數(shù)轉換器
        4.3.2 脈沖產生電路和SAR-ADC實現(xiàn)
    4.4 數(shù)字環(huán)路濾波器
        4.4.1 IIR濾波器
        4.4.2 數(shù)字濾波器實現(xiàn)
    4.5 高速計數(shù)器
    4.6 數(shù)控振蕩器
        4.6.1 振蕩器性能指標
        4.6.2 數(shù)控振蕩器工作原理
        4.6.3 數(shù)控振蕩器實現(xiàn)
第五章 數(shù)字鎖相環(huán)版圖設計及仿真
    5.1 數(shù)字IC設計流程
        5.1.2 前端設計
        5.1.3 后端設計
    5.2 數(shù)字鎖相環(huán)版圖設計
    5.3 仿真結果
        5.3.1 數(shù)控振蕩器仿真
        5.3.2 環(huán)路仿真
        5.3.3 噪聲仿真與功耗
    5.4 本章小結
第六章 總結與展望
    6.1 論文總結
    6.2 后續(xù)工作展望
參考文獻
致謝
作者簡介



本文編號：3783061